硅平面工艺流程PPT课件

.,1,一、双极型集成电路工艺流程二、MOS工艺三、CMOS工艺四、Bi-CMOS工艺,第3章硅平面工艺流程,.,2,双极集成电路工艺流程双极型晶体管是最早发明的半导体器件，它在模拟、功率电路中占了很重要的地位。但由于功耗大、尺寸不能满足小型化的无论是在产量上，还是应用上都较有优势。但对于高速、模拟、功率电路领域，双极型器件仍具有相当优势。,.,3,1.剖面图与版图右图是一个标准的隐埋层双极晶体管（SBC）的结构示意图，是剖面图和俯视图的对照。,.,4,2.工艺流程（1）衬底制备对于PN结隔离型双极集成电路来说，通常选择轻掺杂的p型衬底，掺杂浓度约为。（2）生长埋层为了降低集电极串联电阻、减小寄生管的影响需在外延层与衬底之间制作型埋层。埋层的制备分为三步：首先用热氧化法在衬底上生长一层氧化膜；接着进行第一次光刻，刻蚀出埋层生长区；最后，用扩散或离子注入法,.,5,向埋层生长区内掺入施主杂质（第五主族元素，常用磷、砷、锑等）。,.,6,（3）外延生长，埋层生长结束，在衬底上外延生长一层n型硅作为集电区。外延生长分三步：第一步剥去埋层氧化层；第二步，抛光衬底表面；第三步，外延层淀积。,.,7,外延生长时，主要要考虑外延层的厚度及电阻率。为了提高击穿电压、降低结电容，需要较高电阻率的外延层，但为了降低集电极串联电阻又希望外延层的电阻率尽量低一些。外延层的厚度要能够容纳两个结深、三个区以及后续工序对外延层的消损。对于TTL电路，通常外延层的电阻率约为、厚37m；对于模拟电路，因其工作电压较高，所以外延层比较厚，电阻率也较大，大概为0.55*cm，厚717m。,.,8,（4）生长隔离区隔离的目的是在外延层产生很多在电性上各自孤立的隔离岛，以实现元器件间的绝缘。隔离的方法有：PN结隔离、全介质隔离和PN结-介质混合隔离等多种，制作工艺也不同，由于PN结反偏隔离的工艺比较简单，成为最常用的方法。,.,9,隔离区的生长流程如下：隔离氧化、隔离光刻、隔离扩散。,.,10,（5）生长基区基区的掺杂和分布直接影响器件电流增益、截止频率等特性，因此掺杂的剂量及温度等需严加控制。基区的生长同样要经过氧化、光刻、扩散三步。,.,11,（6）发射区及集电极接触区生长半导体的掺杂浓度达到一定的程度才能和金属之间形成良好的欧姆接触，而集电区掺杂浓度较低，所以必须生长集电极欧姆接触区。,.,12,（7）形成金属互连晶体管的各个区制作完成，就要开始制作金属电极引线，来实现电路内部的元件互连和与外部连接的电极。需经过引线氧化、引线孔光刻、金属淀积、引线反刻等工序。,.,13,经过以上工艺，一个标准埋层双极晶体管的前道工艺（wafer制作）已完成，接下来只要通过后道的测试、键合、封装等工序就是成品了。,.,14,MOS工艺MOS的意思是MetalOxideSemiconductor，即金属-氧化物-半导体器件。与双极晶体管不同，它是单极型器件。按导电沟道的不同有PMOS管和NMOS管之分。MOS管（MOSFET）构成的集成电路就是MOS集成电路。由NMOS和PMOS共同构成的互补型集成电路就是CMOS集成电路。,.,15,1.工艺结构NMOS和PMOS在结构上完全相同，不同的是衬底和源、漏的掺杂类型。NMOS是在P型硅衬底上，通过选择性掺杂形成N型的源漏区，由于它的导电沟道是n型，故称为NMOS；PMOS是在n型硅衬底上，通过选择性掺杂形成p型源漏区，它的导电沟道是p型。,.,16,2.铝栅工艺与硅栅工艺早期的MOS工艺采用Al作为栅电极，这样的MOS器件为铝栅器件。铝其缺点是，制造源、漏极与制造栅极需要两次掩膜步骤，不容易对齐。,.,17,1970年出现了硅栅工艺，采用多晶硅作为栅极。多晶硅本是绝缘体，经过扩散，掺入杂质，可变为导体，用作电极和连线。硅栅工艺有以下优点：可实现自对准工艺，从而彻底解决了栅极错位问题；栅极电阻可通过掺杂来调节；多晶硅与二氧化硅之间接触界面性能良好，与后续高温工艺的兼容性好；可靠性高、淀积均匀性好。,.,18,CMOS工艺CMOS器件功耗低、速度快、抗干扰能力强、集成密度高、封装成本低，在很多领域得到了广泛的应用。1.阱CMOS电路中既包含NMOS也包含PMOS，NMOS是做在p型衬底上的，PMOS是做在n型衬底上的，这就需要在衬底中制作阱，根据阱的不同有P阱CMOS、N阱CMOS及双阱（也叫孪生阱）CMOS。,.,19,P阱CMOS,双阱CMOS,N阱CMOS,.,20,CMOS反相器版图,2.CMOS工艺流程以CMOS电路的基本构件CMOS反相器为例，来讲述P阱CMOS电路的工艺流程。,.,21,（1）选择衬底衬底可以是n型的，也可以是p型的，选择类型不同，制作工艺也是有差别的，但原理是相同的。（2）P阱的制作首先用热氧化法（干-湿-干氧化模式）在衬底或外延层上生长一层二氧化硅膜；接着用光刻掩膜版在氧化层上刻出P阱的掺杂孔，提供杂质源进行掺杂；最后还需要在一定的条件下（通常选择在1150的氮氧混合气氛中）退火，使杂质激活以及再分布。由于退火氛围中含氧，所以,.,22,退火的同时在wafer表面也生长了一层薄薄的氧化层。,氧化,掺杂,光刻,.,23,（3）场氧氧化、确定有源区CMOS中n沟道晶体管和p沟道晶体管所在的区域为“有源区”。为了减少寄生晶体管的影响，需要在不同的MOS晶体管之间形成较厚的氧化层，称为“场氧”。场氧以外的区即为有源区。制作步骤如下：淀积氮化硅层、有源区光刻、N管场区注入、生长场氧。,.,24,CMOS工艺,.,25,（4）生长多晶硅栅制作步骤如下：氧化；P管场区注入；栅氧化；生长多晶硅；形成硅栅。,.,26,（5）形成PMOS的源、漏区栅电极形成后，就可以制作PMOS管和NMOS管。P沟道MOS晶体管的制作包括：光刻；掺杂。,.,27,（6）形成NMOS的源、漏区生成p沟道MOS晶体管后，就可采用类似方法制作n沟道MOS晶体管。,.,28,（7）生长PSG接下来的二氧化硅层都是通过化学反应沉积而成的，其中加入形成PSG，加入形成BPSG以平坦表面。PSG或BPSG能很好的稳定可动离子，保证MOS器件的电压稳定性，它们还起到保护管芯表面提高使用可靠性的作用。,.,29,（8）制作电极引线为了形成电极，首先应进行引线孔的光刻；接下来采用蒸发或溅射工艺在晶片表面淀积金属层，按照电路连接要求反刻出金属互连线。为了形成良好的欧姆接触，布线工艺是在含有510%氢的氮气中，在400500温度下热处理1530分钟，以使铝和硅合金化。最后还要定出PAD接触孔，以便进行引线键合工作。,.,30,.,31,（9）后工序加工至此，前工序已完成。再经过中测、芯片切割、芯片粘贴、引线键合、压模、筛选、测试，挑选出合格产品。以上是最基本的单阱CMOS工艺流程。在实际中，为了提高电路的某些性能，还需要增加其它附加工艺步骤。,.,32,3.欧姆接触区CMOS电路中为了使阱与衬底之间的PN结处于反偏，起到隔离作用，需将p阱连接到电路中电压最低处，而n型衬底连接到电压最高处。另外因阱和衬底掺杂浓度较低，故在阱、衬底区域有一小部分要进行重掺杂，其作用是便于以后与金属电极间形成良好的欧姆接触。,.,33,n阱CMOS工艺与p阱CMOS工艺流程相同，只是在衬底、阱、掺杂类型的选择上有所不同而已。此外，还有双阱工艺，双阱工艺是在重掺杂的衬底上生长一层轻掺杂的外延层，以防止闩锁效应，然后在轻掺杂的外延层内分别形成n阱和p阱，其它步骤都与单阱CMOS工艺相同。,.,34,Bi-CMOS工艺Bi-CMOS是同时包括双极和MOS晶体管的集成电路，它结合了双极器件的高跨导、强驱动能力和CMOS器件的高集成度、低功耗的优点，使它们互相取长补短、发挥各自优点，制造高速、高集成度、好性能的VLSI。目前，Bi-CMOS工艺主要有两大类：一类是以CMOS工艺为基础，加入双极晶体管基区和发射区工艺而实现的Bi-CMOS工艺，包括p阱Bi-CMOS和n阱Bi-CMOS。其特点是工艺简单，成本低。对保证其中CMOS器件的性能比较有利，而双极器件的速度和驱动能力都受到限制。,.,35,另一类则是以双极工艺为基础，其中揉合推阱、栅氧等工艺而实现的Bi-CMOS工艺，其中包括p阱Bi-CMOS和双阱Bi-CMOS。其特点是工艺复杂，但速度快，更符合高速器件的制作要求。1.以CMOS工艺为基础的Bi-CMOS工艺（1）以p阱CMOS工艺为基础的Bi-CMOS工艺采用N型轻掺杂衬底，PMOS直接做在衬底上，NMOS则做在P阱中。而NPN型双极晶体管，是用N型衬底作为集电区，P阱作为基区，发射区和集电极接触区则是通,.,36,大量的N型杂质扩散得到的。工艺简单，但集电极的串联电阻太大。另外，NPN管与PMOS管共衬底限制了NPN的使用。这些问题可通过增加埋层、外延等工艺加以改善。,.,37,（2）以N阱CMOS工艺为基础的Bi-CMOS工艺采用P型重掺杂的衬底，并在其上制备N型重掺杂的埋层和P型轻掺杂的外延，可使集电极串联电阻减小56倍。NMOS管和NPN管直接做在外延层上，PMOS则做在N阱中。由于该工艺在流程中增加了P型基区的光刻和杂质注入，所以制备的NPN双极晶体管与SBC工艺制造的相同，提高了NPN管的性能。,.,38,.,39,2.以双极工艺为基础的Bi-CMOS工艺以双极工艺为基础的Bi-CMOS工艺包括P阱和双阱Bi-CMOS。双极Bi-CMOS的基本工艺流程如下：（1）选择P型轻掺杂衬底（2）通过淀积氮化硅、光刻注入区、锑注入、退火等