第五章 触发器ppt课件

.,1,第五章集成触发器,1基本RS触发器,2同步触发器,3主从触发器,4边沿触发器,5集成触发器,6不同功能触发器间的转换,.,2,触发器的基本概念：,是具有记忆功能的基本逻辑单元，能够存贮一位二进制信息。,触发器的基本特点：有两种能够自行保持的稳定状态：0、1；有一对互补输出Q和/Q。不同触发信号可以将触发器设置成“0”或“1”状态；,.,3,触发信号撤除后，输出状态维持不变；可能有时钟输入端CP；输出状态不仅与现时的输入有关，还与原来的输出状态有关。,.,4,触发器的分类：,电平触发边沿触发,按结构分类：,基本RS触发器钟控RS触发器主从触发器边沿触发器,按功能分类：,RS触发器JK触发器D触发器T触发器T触发器,按触发方式分类：,.,5,一、电路结构,1基本RS触发器,由两个与非门交叉耦合构成。,只有当低电平或负脉冲作用于输入端/R、/S时，触发器的状态才能发生变化。,.,6,在触发器中，通常用Q的状态表示触发器的状态，即:Q=0为触发器为“0”状态(/Q=1)Q=1为触发器为“1”状态(/Q=0),.,7,1、输入R=1,S=1时,二、工作原理,若原状态：Q=0,/Q=1,次态输出：Q=0,/Q=1,0,1,1,1,0,1,1,0,.,8,若原状态：Q=1,/Q=0,次态输出：Q=1,/Q=0,1,0,1,1,1,0,0,1,.,9,2、输入R=0,S=1时,若原状态：Q=0,/Q=1,次态输出：Q=0,/Q=1,0,1,0,1,0,1,1,0,.,10,若原状态：Q=1,/Q=0,次态输出：Q=0,/Q=1,1,0,0,1,1,1,1,0,.,11,3、输入R=1,S=0时,若原状态：Q=0,/Q=1,次态输出：Q=1,/Q=0,0,1,1,0,1,0,1,1,.,12,若原状态：Q=1,/Q=0,次态输出：Q=1,/Q=0,1,0,1,0,1,0,0,1,.,13,不论原态如何，输出全是1,4、输入R=0,S=0时,0,0,1,1,.,14,基本RS触发器小结：,（1）/R/S=11，“保持”状态,（2）/R/S=01，“复位”状态,（3）/R/S=10，“置位”状态,（4）/R/S=00，“禁用”状态,正常工作时，输入信号应遵守/R+/S=1的约束条件，即不允许输入同时为“0”。,.,15,注：触发器的新状态或次态为Qn+1触发器的原状态或初态为Qn,基本触发器的真值表：,约束条件:R+S=1,.,16,三、状态图表及特征方程,1、RS触发器状态表,/R/S,Qn,S,0,1,00,01,11,10,d,d,0,0,0,1,1,1,RQn,Qn+1,.,17,2、特征方程：,Qn+1=S+/RQn/R+/S=1（约束条件）,.,18,三要素,3、RS触发器状态图,0,1,/R/S10,01,101,110,.,19,4、RS触发器的波形图,.,20,四、由或非门构成的基本RS触发器,R、S端为高电平时表示有输入信号，为低时表示无有效信号。,.,21,（1）RS=00，“保持”,（2）RS=01，S端触发，置位,（3）RS=10，R端触发，复位,（4）RS=11，破坏了输出互补规律，禁用。,1、工作原理,.,22,2、状态表及特征方程,RS,Qn,S,0,1,00,01,11,10,0,1,1,1,d,d,0,0,Qn+1,特征方程：Qn+1=S+/RQnSR=0（约束条件）,.,23,比较与非门和或非门基本RS触发器:,与非门RS触发器特征方程：,或非门RS触发器特征方程：,结论：只有约束条件不同,Qn+1=S+/RQn/R+/S=1（约束条件）,Qn+1=S+/RQnSR=0（约束条件）,.,24,输入信号直接加在输出门上，输入信号全部作用时间内，都能直接改变输出端的状态。故为电平触发方式。,基本RS触发器的动作特点：,优点：电路结构简单，是各类触发器的结构基础。,缺点：输出受电平直接控制，电路抗干扰能力下降；约束条件的限制，使用不便；不受统一时钟控制，使得多个触发器无法统一工作。,.,25,触发器只有在同步信号到达时才按输入信号改变状态。该同步信号叫做时钟脉冲（或时钟信号），简称时钟，用cp表示。受时钟信号控制的触发器称为钟控触发器。,2钟控RS触发器（同步RS触发器）,.,26,由G1、G2组成基本RS触发器,由G3、G4组成输入控制电路。R为复位端，S为置位端。,cp控制翻转时间，R、S决定翻转状态。,一、电路结构,.,27,二、工作原理,CP=0时：3、4门输出恒为1，R、S不影响输出状，触发器维持原状态不变。,CP=1时：R、S信号通过G3、G4反相加到基本RS触发器上，使触发器状态跟随输入信号状态的变化而改变。,.,28,真值表（CP=1时）,约束条件:RS=0,cp=1的全部时间内，R、S变化都将引起触发器状态变化。为电平触发方式。,三、动作特点,.,29,四、功能描述方法,1.状态表,利用约束条件求特性方程：,Qn+1=S+RQnRS=0,2.特性方程,（CP=1时）,.,30,3.状态转换图,0,1,RS01,10,0010,0001,.,31,4.波形图,.,32,（1）为了解决钟控R-S触发器在R=1、S=1时次态不确定问题；（2）为适应单端输入信号的场合；可把钟控RS触发器改做成D触发器。即：使S=D、R=/D，如下页图所示：,说明：,.,33,D触发器：Qn+1=D,D,R,S,Q,/Q,.,34,D触发器功能表:,波形图：,CP,D,Q,CP=1期间，输出状态跟随D变化，CP时，输出状态被锁存。锁存的内容是CP下降沿瞬间D的值。,工作原理：,/Q,.,35,CP,D,Q,上述D触发器的不足:存在空翻现象,广泛使用的D触发器是一种可防止空翻的集成D触发器，即：维持阻塞D触发器。,.,36,一、主从RS触发器1.电路结构：,Q,CP,(2)时钟脉冲极性由被转换的触发器决定。,说明：,.,68,6不同功能触发器间的转换,触发器按功能分有RS触发器，JK触发器，D触发器，T触发器和T触发器。,转换方法：,即原输入端通过转换电路新触发输入端。,求转换逻辑电路。,.,69,1、D触发器转换成J-K触发器,（1）画出J-K触发器的逻辑框图为把D输入转换为J、K输入，需设计一组合电路，以实现从J、K到D的变换。,组合电路,（2）求组合逻辑的逻辑表达式D触发器的特征方程：J-K触发器的特征方程：令：即有：变换为：,.,70,（3）画由D触发器组成J-K触发器的电路图,.,71,2、R-S触发器转换成J-K触发器,组合电路,（1）画出J-K触发器的逻辑框图为把R、S输入转换为J、K输入，需设计一组合电路，以实现从J、K到R、S的变换。,（2）求组合电路的逻辑表达式R-S触发器的特征方程：J-K触发器的特征方程：由真值表求R和S的表达式：,.,72,（3）由真值表求出逻辑表达式：,（4）画出电路图,Q,CP,K,J,Q,R,S,组合电路,.,73,触发器应用一例,用触发器组成寄存器寄存器是微处理器中的重要部件，用于存放数据处理的中间结果。具有数据“写”入、“读”出、初始化“清零”功能。,.,74,（1）数据清除。将所有触发器的RD端接在一起，作为清零输入端/CLR。（2）数据写入。令/OE=1、/CLR=1，先让/WE=1,将要写入的数据施加到DB7DB0，再在/WE端施加写入脉冲，DB7DB0上的数据即被写入。（3）数据读出。令/CLR=1、/WE=1，在/OE端施加读脉冲，三态门开通，数据由DB7DB0输出。,.,75,集成触发器的主要特性参数,（1）电源电流IE触发器的所有输入端接无效电平，输出端悬空时，电源向触发器提供的电流。此参数说明触发器电路的空载功耗。,1、直流参数,（2）低电平输入电流IIL和高电平输入电流IIH测试条件：触发器输出端悬空。IIL：某输入端接地，从该输入端流出的电流。IIH：触发器某输入端接电源，流进该输入端的电流。此参数说明对驱动电路的负载要求。,.,76,（3）输出高电平VoH和输出低电平VoL触发器输出端Q输出高电平时的对地电压为VOH，输出低电平时的对地电压为VOL。此参数说明触发器的抗干扰能力。,2、开关参数,（1）最高时钟频率fmax触发器在计数状态下能正常工作的最高工作频率，是标志触发器工作速度高低的一个重要指标。,.,77,（2）建立时间、保持时间（tset和thold）,CP,D,tset,thold,tset,thold,.,78,（3）对时钟信号的延迟时间（tCPLH和tCPHL）从时钟脉冲的触发沿到触发器输出端由0状态变到1状态的延迟时间为tCPLH。从时钟脉冲的触发沿到触发器输出端由1状态变到0状态的延迟时间为tCPHL。一般，tCPLH比tCPHL约大一级门的延迟时间。,.,79,（4）对置0端RD或置1端SD的延迟时间tRLH、tRHL或tSLH、tSHL从置0脉冲的触发沿到输出端由0变为1的延迟时间为tRLH，到输出端由1变为0的延迟时间为tRHL。从