计算机组成原理新32改动'ppt课件

.,3.2SRAM存储器,主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：静态读写存储器(SRAM)：存取速度快，存储容量小动态读写存储器(DRAM)：存储容量大，存取速度慢。,.,3.2SRAM存储器,一、基本的静态存储元阵列（644位）1、存储位元2、三组信号线地址线行线数据线列线控制线,.,二、基本的SRAM逻辑结构（32K8位）,.,SRAM芯片大多采用双译码方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分。存储体（2561288）通常把各个字的同一个字的同一位集成在一个芯片（32K1）中，32K位排成256128的矩阵。8个片子就可以构成32KB。地址译码器采用双译码的方式（减少选择线的数目）。A0A7为行地址译码线A8A14为列地址译码线,.,三、存储器的读写周期读周期读出时间Taq读周期时间Trc写周期写周期时间Twc写时间twd存取周期读周期时间Trc=写周期时间Twc,.,例1P70：图3.5(a)是SRAM的写入时序图。其中是读/写命令控制线，当线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。,图3.5错误的读写时序及改正,.,例2：一台8位微机的地址总线为16条，其RAM存储容量为32KB，首地址为4000H，且地址是连续的。问：可用的最高地址是多少？解：若32KB的存储地址起始单元为0000H，则可知32KB存储空间共占用15条地址线，其范围应为00007FFFH，但现在的首地址为4000H，即首地址后移了，因此最高地址应为4000H+7FFFHBFFFH。,.,3.3DRAM存储器,1.DRAM存储位元的记忆原理*2.DRAM芯片的逻辑结构（重点）3.读/写周期*4.刷新周期（重点）*5.存储器容量的扩充（重点）6.高级的DRAM结构,.,3.3DRAM存储器,一、DRAM存储位元的记忆原理SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图3.6所示。,.,3.3DRAM存储器,图3.6,.,二、DRAM芯片的逻辑结构图3.7(a)示出1M4位DRAM芯片的管脚图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（NC）。,图3.7(a)DRAM芯片管脚图,.,图3.7（b）是该芯片的逻辑结构图,D0D3,图3.7（b）,.,与SRAM不同的是：（1）增加了行地址锁存器和列地址锁存器。采取分时传送地址码。（2）增加了刷新计数器和相应的控制电路。DRAM读出后必须刷新，而未读写的存储元也要定期刷新，而且要按行刷新，所以刷新计数器的长度等于行地址锁存器。,.,三、读/写周期读周期、写周期的定义是从行选通信号RAS下降沿开始，到下一个RAS信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间相等。,.,四、刷新周期DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。动态MOS存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。,.,例1：对128行128列的矩阵存储器进行刷新，刷新周期为2ms。假设读/写周期为0.5us，刷新一行的时间和读/写周期相同。试分析不同刷新方式下的时间分配。,.,1、集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。,.,例2：刷新周期为8ms的内存来说，所有行的集中式刷新必须每隔8ms进行一次。为此将8ms时间分为两部分：前一段时间进行正常的读/写操作，后一段时间（正常读/写周期时间结束至8ms）做为集中刷新操作时间（死时间）。此时，正常的读写操作停止，数据线被封锁。等所有行刷新结束后，又开始正常的读写周期。,.,分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。,.,异步式刷新方式是前两种方式的结合。思考：此方式下的刷新模式是怎样的？,.,例3:P72图3.7所示的DRAM有1024行，如果刷新周期为8ms，则每一行必须每隔8ms1024=7.8us进行一次。,.,例4：说明1M1位DRAM片子的刷新方法，刷新周期定为8ms。解：如果选择一个行地址进行刷新，刷新地址为A0A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期的刷新。按照这个周期数，51220481048567，即对1M位的存储元全部进行刷新。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms51215.5s刷新一次的异步刷新方式。,.,五、存储器容量的扩充1、字长位数扩展给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。三组信号线中，地址线和控制线公用而数据线单独分开连接。d=设计要求的存储器容量/选择芯片存储器容量例1利用1M4位的SRAM芯片，设计一个存储容量为1M8位的SRAM存储器。解：所需芯片数量=(1M8)/(1M4)=2片,.,例2：用8K1的芯片组成8K8的存储器。此时存储器的字数与存储器芯片字数一致，只加大字长即可，对芯片没有选片要求。,.,2、字存储容量扩展给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。所需芯片数仍由“d=设计要求的存储器容量/选择芯片存储器容量”决定。例3利用1M8位的DRAM芯片设计2M8位的DRAM存储器解：所需芯片数d=（2M8）/（1M8）=2(片),.,例4：用16K8位的芯片组成64K8位的存储器。此时位数一致，仅在字向扩充，需由片选信号来区分各片地址。,.,3.字位同时扩展一个存储器的容量假定为MN位，若使用lk位的芯片（lM，kN），需要在字向和位向同时进行扩展。此时共需要（M/l）（N/k）个存储器芯片。例5利用1M4位的DRAM芯片设计2M8位的DRAM存储器.解：所需芯片数d=（2M8）/（1M4）=4(片),.,五、存储器与CPU的连接（动态展示）,1.存储器容量的扩展,用2片1K4位存储芯片组成1K8位的存储器,.,(2)字扩展（增加存储字的数量）,用2片1K8位存储芯片组成2K8位的存储器,.,(3)字、位扩展,用8片1K4位存储芯片组成4K8位的存储器,.,2.存储器与CPU的连接,(1)地址线的连接,(2)数据线的连接,(3)读/写线的连接,(4)片选线的连接,(5)合理选用芯片,(6)其他时序、负载,.,*六、高级的DRAM结构FPMDRAM：快速页模式动态存储器，它是根据程序的局部性原理来实现的。读周期和写周期中，为了寻找一个确定的存储单元地址，首先由低电平的行选通信号RAS确定行地址，然后由低电平的列选信号CAS确定列地址。下一次寻找操作，也是由RAS选定行地址，CAS选定列地址，依此类推。快速页模式改变了这种寻址方式，如下图所示：,.,CDRAM：带高速缓冲存储器（cache）的动态存储器，它是在通常的DRAM芯片内又集成了一个小容量的SRAM，从而使DRAM芯片的性能得到显著改进。如图所示为1M4位CDRAM芯片的结构框图，其中SRAM为5124位。,.,例5CDRAM内存条组成实例。（P78）一片CDRAM的容量为1M4位，8片这样的芯片可组成1M32位4MB的存储模块，其组成如下图所示。,.,例题6：利用32KB8位RAM芯片和32KB4位ROM芯片，设计一个128KB8位存储器，其中从00000H到07FFFH为只读存储器，其它空间为可读可写存储区。（1）画出相应存储空间分布图，并标注地址。（2）完成存储器设计并与CPU的连接。,.,解析：（1）需要设计的存储器容量为128KB，所需地址线为17根，其地址表示范围为00000H到1FFFFH。由题知：从00000H到07FFFH为只读存储器，即ROM区；所以从08000H到1FFFFH为RAM区。其存储空间分布图为：,00000H,07FFFH,08000H,1FFFFH,32KBROM,96KBRAM,.,（2）由题知：ROM区的容量为32KB，RAM区的容量为96KB，利用32KB8位RAM芯片和32KB4位ROM芯片，设计128KB8位存储器，需要RAM芯片：96/32=3（片）；需要ROM芯片：8/4=2（片）。其中，两片ROM芯片串联后，与3片RAM芯片并联。17条地址线中，15条低位地址线连接到芯片，2位高位地址线利用2：4译码器生成片选信号。存储器与CPU连接的示意图如下：,.,.,ROM:00000H07FFFH00000000000000000000A15A16=0000000111111111111111Y0RAM1:08000H0FFFFH00001000000000000000A15A16=0100001111111111111111Y1,.,RAM2:10000H17FFFH00010000000000000000A15A16=1000010111111111111111Y2RAM3:18000H1FFFFH00011000000000000000A15A16=1100011111111111111111Y3,.,例3.1设CPU有16根地址线、8根数据线，并用作为访存控制信号（低电平有效），用作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM、4K8位RAM、8K8位RAM、2K8位ROM、4K8位ROM、8K8位ROM及74138译码器和各种门电路，如下图所示：,.,74138译码器为控制端C、B、A为变量输入端为变量输出端,门电路,.,请画出CPU与存储器的连接图，要求如下：主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区；合理选用上述存储芯片，说明各选几片。详细画出存储芯片的片选逻辑图。,.,例3.1解:,(1)写出对应的二进制地址码,(2)确定芯片的数量及类型,A15A14A13A11A10A7A4A3A0,.,(3)分配地址线,A10A0接2K8位ROM的地址线,A9A0接1K4位RAM的地址线,(4)确定片选信号,.,例3.1CPU与存储器的连接图,.,例题3.2CPU及其它芯片假设同例题3.1，画出CPU与存储器的连接图。要求主存的地址空间满足下述条件：最小8K地址为系统程序区，与其相邻的16K地址为用户程序区，最大4K地址空间为系统程序工作区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。,.,解：第一步，根据题目的地址范围写出相应的二进制地址码：A15A12A11A8A7A4A3A0000000000000000000011111111111110010000000000000001111111111111101000000000000000101111111111111,最小8K8位系统程序区,相邻16K8位用户程序区,.,A15A12A11A8A7A4A3A011110000000000001111111111111111,最大4K8位系统程序工作区,第二步，选择芯片根据地址范围的容量及其在计算机系统中的作用，确定最小8KB系统程序区选择1片8K8位ROM；与其相邻的16KB用户程序区选择2片8K8位RAM；最大4KB系统程序工作区选择1片4K8位RAM。,.,第三步，分配CPU地址线。将CPU的低13位地址A12A0与1片8K8位ROM和2片8K8位RAM的地址线相连；将CPU的低12位地址A11A0与1片4K8位RAM的地址线相连。第四步，形成片选信号将74138译码器的控制端G1接+5V，和接，以保证译码器正常工作。CPU的A15A14A13分别接在C、B、A端，作为变量输入，则其输出、分别作为ROM、RAM1、和RAM2的片选信号。此外，根据题意，最大4K地址范围的A12为高电平，故经反相后再与相“与”，其输出作为4K8位RAM的片选信号，如下图所示：,.,.,主存物理地址的存储空间分布,奔腾PC机主存物理地址存储空间分布情况最大可访问主存空间为256MB，实际只安装了16MB的DRAM。存储空间分成基本内存、保留内存、扩展内存几部分。,.,最大可访问主存地址空间为256MB，地址使用28位。实际上只安装了16MB的DRAM，存储空间分为基本内存、保留内存、扩展内存几部分。,.,0160000H0FFFFFFH变为以下两部分：0160000