FIFO原理及相关程序_第1页
FIFO原理及相关程序_第2页
FIFO原理及相关程序_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

FIFO 先进先出存储器实验一实验目的了解及掌握先进先出（FIFO）存储器的工作特性及其读写方法。二实验设备 1TDN-CM+或TDN-CM+教学实验系统一台。 2PC 微机一台。三实验原理本实验用isp1032 芯片来实现一个简单的8 位4 的FIFO，其信号引脚如图3.7-1：图3.7-1 定义FIFO 在1032 中对应的管脚其各信号的功能为：EMPTY：FIFO 存储器为空标志，高电平有效。FULL：FIFO 存储器满标志，高电平有效。RST ：清FIFO 存储器为空。FIFOWR：FIFO 存储器写入信号，低电平有效。FIFORD：FIFO 存储器读信号，低电平有效。ID0ID7：FIFO 存储器输入数据线。OD0OD7：FIFO 存储器读出数据线。各信号后的括号内的数字为本设计在CPLD 中定义的相应的管脚号。此8 4 FIFO 的内部逻辑图如下图3.7-2：图3.7-2 FIFO 内部逻辑图四实验步骤（1）编写cpld 芯片设计程序按照上述功能要求及管脚说明，进行CPLD 芯片设计。（2）编译所设计的程序，并将生成的JEDEC 文件下载至ISPLSI1032 中。（3）按图3.7-3 实验连线图接线。（4）实验操作步骤接线图中OO1 、OO2、OOE1、OOE2、OOEE1、OOEE2 是六个观察记数的指示灯，其中OO1、OO2 是写信号记数，OOE1、OOE2 是读信号记数，OOEE1、OOEE2 是FIFO 中的数据个数。FULL 及EMPTYy 是满和空标志灯。实验时，将SWITCH UNIT 单元中的SW-B 开关置为“0”，然后拨动系统右下脚的CLR 清零开关使读、写信号记数清零。给INPUT DEVICE 单元中置一个数，按动START ，此时将该数写入到FIFO 中，依次写四次后，FULL 满标志置位。此时再也写不进去；然后连续按动KK2-读信号，将顺序读出所存的四个数，数据总线显示灯及OUTPUT UNIT 单元中的数码管显示所读出的数据。四个数全部读出后，
人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论