多功能数字钟论文设计

目目 录录 1 绪论.1 1.1 概述.1 1.2 设计任务.2 1.3 功能要求.2 2 电路设计.3 2.1 设计方案.3 2.2 单元电路的设计.4 2.2.1 主体电路部分.4 2.2.1.1 振荡电路.4 2.2.1.2 计数电路.7 2.2.1.3 校时电路.11 2.2.1.4 译码与显示电路.13 2.2.2 扩展功能电路的设计.14 2.2.2.1 仿广播电台正点报时电路.16 4 总结.27 谢辞.28 参考文献.29 附录.30 页码自己看的修改下，因为中间有部分，不需要的我删了，页码自己看的修改下，因为中间有部分，不需要的我删了， 1 绪论绪论 1.11.1 概述概述 中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪 多功能数字钟的设计 1 元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器浑天仪。 东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的 观测天象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年张遂 （又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的 运动，而且立了两个木人，按时击鼓，按时打钟。第一个机械钟的灵魂擒纵 器用于计时器，这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲 出现的机械钟先行了六个世纪。 第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从六 十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电 子技术在计时领域得到了广泛的应用。并取代机械钟做了更精确的时间标准。早 在1880年，法国人皮埃尔居里和保罗雅克居里就发现了石英晶体有压电的 特性，这是制造钟表“心脏”的良好材料。科学家以石英晶体制成的振荡计时器 和电子钟组合制成了石英钟。经过测试，一只高精度的石英钟表，每年的误差仅 为 35秒。1942年，著名的英国格林尼治天文台也开始采用了石英钟作为计时工 具。在许多场合，它还经常被列为频率的基本标准，用于日常测量与检测。大约 在 1970 年前后，石英钟表开始进入市场，风靡全球。随着科学的进步，精密的 电子元件不断涌现，石英钟表也开始变得小巧精致，它既是实用品，也是装饰品。 它为人们的生活提供方便，更为人们的生活增添了新的色彩。 在现行情况下根 据简单实用强的、走时准确进行设计。而实验证明，钟表的振荡部分采用石英晶 体作为时基信号源时，走时更精确、调整更方便。钟是一种计时的器具，它的出 现开拓了时间计量的新里程。提起时钟大家都很熟悉，它是给我们指明时间的一 种计时器，并且我们每天都要用到它。二十世纪八十年代中国的钟表业经历了一 场翻天覆地的大转折。其表现在三个方面： （1）从生产机械表转为石英电子表； （2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业” 所取代，钟表生产中心转向中国南方沿海一带； （3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。 这场转折以迅雷不及掩耳的速度，冲击着传统的中国钟表工业。中国的钟表业从 技术简单、零件少的石英钟机芯制造入手。最初石英钟机芯全靠从日本、德国进 口，1989 年开始完全自己生产，包括模具的制造加工。近十余年，逐渐提高机芯 质量的稳定性，同时转向对手表机芯研制与开发。目前石英钟表机芯生产主要在 福建省福州、广东东莞、番禺；机械钟表机芯在上海、山东等地。 现在我国的电子业发展非常快速，电子业的发展有利于钟表业的发展。在中 国钟表发展史上，国产机芯研制的失败已经成为过去， “组装业”作为新兴钟表 工业的起步阶段也已成为过去。一支新的充满智慧的钟表精英在成长。 多功能数字钟的设计 2 我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其 他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的 精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正 是中国钟表业发展的希望。 数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常 生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得 数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的 方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打 铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设 备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。 因此，研究数字钟及扩大其应用，有着非常现实的意义。 1.21.2 设计任务设计任务 设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中， 基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩 展功能部分则具有：仿广播电台正点报时的功能。数字钟的电路也是由主体电路 和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能 部分则由扩展电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路 提供的 1Hz 脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电 路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位 均为两为显示，扩展部分要有相应的响应电路。 1.31.3 功能要求功能要求 基本功能基本功能 （1）时的计时要求为“12 翻 1” ，分和秒的计时要求为 60 进制 （2）准确计时，以数字形式显示时，分，秒的时间 （3）校正时间 扩展功能扩展功能 仿广播电台报时功能； 2 2 电路设计电路设计 2.12.1 设计方案设计方案 根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如 图 1 所示。 时显示器分显示器秒显示器 多功能数字钟的设计 3 1s 主体电路扩展电路 图 1 由图 1 可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路 两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩 展功能。 振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。 秒计数器计满 60 后向分计数器个位进位，分计数器计满 60 后向小时计数器个位 进位并且小时计数器按照“12 翻 1”的规律计数。计数器的输出经译码器送显示 器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电路正常 运行的情况下才能进行扩展功能。 2.22.2 单元电路的设计单元电路的设计 数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟； 也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟； 还可以利用单片机来实现电子钟等。 在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电 路进行设计。 2.2.12.2.1 主体电路部分主体电路部分 主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部 分组成。下面将对各部分电路进行设计。 2.2.1.12.2.1.1 振荡电路振荡电路 振荡电路由振荡器和分频器产生 1Hz 时钟脉冲和扩展部分所需的频率，下面 对振荡器和分频器两部分进行介绍。 （1） 振荡器 数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳 定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高， 时译码器 时计数器 分译码器 分计数器 秒译码器 秒计数器 校时电路 振荡器分频器 仿电台报 多功能数字钟的设计 4 计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的 输出的幅度范围为 0v5v 的方波信号而不是锯齿波、三角波或其他形式。典型 的振荡器是弛豫振荡器，它通过一个 RC 网络将反相器的输出反馈回来并存在一 定的工作延迟时间。基本的电路如图 2 所示。 12 A 7404 12 A 7404 R2 R1 C 图 2 在上述电路中，RI-C 网络由第一个反相器驱动，具有 RC 特性曲线的响应信 号被反馈给反相器的输入。当电容上的电压达到施密特触发器输入反相器的门限 电压的时候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经 过一定的延迟时间再次通过 RIC 反馈回来，直到电容电压再次达到门限电压为 止。 用施密特触发器输入器件（如 74HC04） ，但是由于电容的参考电压在每个临 界点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次 状态改变时，电容的充电电压会超过 5V。从这一点来说，输出电压会改变电容的 充电电压，直到电容两端的电压变为 74HC04 的门限电压（2.5V）为止。振荡器 输出状态的改变发生在电容上的电压达到 2.5V 时。 弛豫振荡器对许多低成本而精度要求又不高的场所非常适合，但是并不推荐 在任何有精度要求的实际应用电路采用它。 如果想要获得高的精度，就应该在振荡电路中使用石英晶体作振源。在数字 钟的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个 压电器件。当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后 机械振动又使晶体表面产生交变电荷。当晶体几何尺寸和结构一定时，它本生有 一个固定的机械频率。当外加交流电压的频率等于晶体的固有频率时，晶体片的 机械振动最大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡， 因此将石英晶体按一定方位切割成片，两边傅以电极，焊上引线，再用金属或玻 璃外壳封装即构成石英晶体。石英晶体的固有频率十分稳定。另外石英晶体的振 动具有多谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可 利用基频振动，也可利用泛音振动。前者称为基频晶体，后者称为泛音晶体，晶 片厚度与振动频率成反比，工作频率越高，要求晶片厚度越薄。将石英晶体作为 高 Q 值谐振回路元件接入反馈电路中，就组成了晶体振荡器。在设计中所用的振 荡器的电路图如图 3 所示。该电路能产生 1MHz 的方波脉冲振荡信号。 多功能数字钟的设计 5 12 A 7404 12 A 7404 12 A7404 1K 0.01uF 5-25pF1MHZ 图 3 （2）分频器 分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展 部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信 号；二是功能扩展电路所需的信号，如仿电台用的 1KHz 的高频信号和 500Hz 的 低频信号等.在此电路中作为分频器的元件是:CD4518。 CD4518 可以组成二分频电路和十分频电路。用 CD4518 组成二分频的电路如 图 4；用 CD4518 组成十分频的电路如图 5；在本次设计中所用的分频器的电路图 如图 6。电路经过十分频后将晶振来的 1MHz 的振荡脉冲变为 1Hz 的脉冲信号，该 信号作为计数器的计数脉冲使用。 输入 输 出 输入 输入 输 出 清零 图 4 图 5 4Q1Q Cr CP EN 4Q Cr CP 多功能数字钟的设计 6 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 100KHZ 10KHZ 1KHZ 100HZ 10HZ 1HZ 1MHZ 图 6 输入 输出 CP CR EN 上升沿 L H 加计数 L L 上升沿 加计数 下降沿 L X 保 X L 上升沿 上升沿 L L 持 H L 下降沿 X H X 全为 L 上表:CD4518 的功能表 振荡器和分频器两部分构成振荡电路，它的电路图如图 7 所示。 根据图 7 可知电路的工作原理是：石英晶体振荡器提供的频率为 1MHz，CD4518 组成十分频电路。并且一个 CD4518 可以组成两个十分频电路即： CD4518 的引脚 2 与引脚 6 组成一个十分频电路而引脚 10 与引脚 14 组成另一个十 分频电路。晶振的输出接入第一块 CD4518 的输入引脚 2，经过一次十分频，频率 变为 100KHz。输出引脚 6 接入同一块 CD4518 的引脚 10 经第二次分频，频率变为 10KHz。输出引脚接人第二块 CD4518 的输入引脚 2 再经一次分频，频率变为 1KHz。这样经过六次分频最后可以得到 1Hz 的频率。 多功能数字钟的设计 7 12 A 7404 12 A 7404 12 A7404 1K 0.01uF 5-25pF1MHZ CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 100KHZ 10KHZ 1KHZ 100HZ 10HZ 1HZ 图 7 2.2.1.22.2.1.2 计数电路计数电路 计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网 络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测 量、定时控制、数字运算等等。 数字钟的计数电路是用两个六十进制计数电路和“12 翻 1”计数电路实现的。 数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起 作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计 数。以六十进制为例，当计数器从 00，01，02，59 计数时，反馈门不起 作用，只有当第 60 个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为 60 的循环计数。 下面将分别介绍 60 进制计数器和“12 翻 1”小时计数器。 （一）60 进制计数器 电路如图 8 所示 多功能数字钟的设计 8 R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92_2 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90_5 GND GND+5V +5V 图 8 电路中，74LS92 作为十位计数器，在电路中采用六进制计数；74LS90 作为 个位计数器在电路中采用十进制计数。当 74LS90 的 14 脚接振荡电路的输出脉冲 1Hz 时 74LS90 开始工作，它计时到 10 时向十位计数器 74LS92 进位。下面对电路 中所用的主要元件及功能介绍。 十进制计数器 74LS90 74LS90 是二五十进制计数器，它有两个时钟输入端 CPA 和 CPB。其中， CPA 和组成一位二进制计数器；CPB 和组成五进制计数器；若将与0Q321Q Q Q0Q 相连接，时钟脉冲从输入，则构成了 8421BCD 码十进制计数器。74LS90BCPACP 有两个清零端 R0（1） 、R0（2） ，两个置 9 端 R9（1）和 R9（2） ，其 BCD 码十进制 计数时序如表 1，二五混合进制计数时序如表 2，74LS90 的管脚图如图 9。 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90 图 9 表 1 BCD 码十进制计数时序 表 2 二五混合进制计数时序 多功能数字钟的设计 9 CP CP DQCQBQAQAQBQCQDQ 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 2 0 0 1 0 2 0 0 1 0 3 0 0 1 1 3 0 0 1 1 4 0 1 0 0 4 0 1 0 0 5 0 1 0 1 5 1 0 0 0 6 0 1 1 0 6 1 0 0 1 7 0 1 1 1 7 1 0 1 0 8 1 0 0 0 8 1 0 1 1 9 1 0 0 1 9 1 1 0 0 异步计数器 74LS92 所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入 时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74LS92 是 二六十二进制计数器，即和组成二进制计数器，和ACP0QBCP 在 74LS92 中为六进制计数器。当和相连，时钟脉冲从输入，321Q Q QBCP0QACP 74LS92 构成十六进制计数器。74LS92 的管脚图如图 10。 R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92 图 10 （二）（二） “12“12 翻翻 1”1”小时计数器电路小时计数器电路 （1 1） 电路如图电路如图 1111 所所 示示 多功能数字钟的设计 10 CLK 3 D 2 SD 4 CD 1 Q 5 Q 6 74LS74A P0 15 P1 1 P2 10 P3 9 Q0 3 Q1 2 Q2 6 Q3 7 RC 13 TC 12 CLK 14 CE 4 U/D 5 PL 11 74LS191 4 5 6 U9B74LS00 1 2 3 U9A 74LS00 11 12 13 U10D 74LS00 GND R1 3.3K +5V 89 U8D 74LS04 +5v CP 图 11 “12 翻 1”小时 计数器是按照“010203040506070809 10111201”规律计数的，计数器的计数状态转换表如表 3 所示。 表 3“12 翻 1”小时计时时序 十位 个位十位 个位 CPQ10Q03 Q02 Q01 Q00CP Q10Q03 Q02 Q01 Q00 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9 10 11 12 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （二）电路的工作原理（二）电路的工作原理 由表 4 可知：个位计数器由 4 位二进制同步可逆计数器 74LS191 构成，十位 计数器由双 D 触发器 74LS74 构成 ，将它们组成 “12 翻 1”小时计数器。 由表可知：计数器的状态要发生 两次跳跃：一是：计数器计到 9，即个位计 数器的状态为 =1001 后，在下一计数脉冲的作用下计数器进入暂态03020100Q Q Q Q 1010，利用暂态的两个 1 即使个位异步置 0，同时向十位计数器进位使 0301Q Q10Q 多功能数字钟的设计 11 =1；二是计数到 12 后，在第 13 个计数脉冲作用下个位计数器的状态应为 =0001，十位计数器的 =0。第二次跳跃的十位清“0”和个位置03020100Q Q Q Q10Q “1”的输出端、来产生。对电路中所用的主要元件及功能介绍。10Q01Q00Q D 触发器 74LS74 在电路中用到了 D 触发器 74LS74，74LS74 的管脚图如图 12。 D 2 Q 5 Q 6 CLK 3 41 PRE CLR A 74LS74 图 12 下面将介绍一些有关 触 发 器的内容： 触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态 （高电平和低电平） ，所以它能记忆一位二进制代码。触发器是存放在二进制信 息的最基本的单元。按其功能可为基本 RS 触发器触、JK 触发器、D 触发器和 T 触发器。 这几种触发器都有集成电路产品。其中应用最广泛的当数 JK 触发器和 D 触发 器。不过，深刻理解 RS 触发器对全面掌握触发器的工作方式或动作特点是至关 重要的。事实上，JK 触发器和 D 触发器是 RS 触发器的改进型，其中 JK 触发器保 留了两个数据输入端，而 D 触发器只保留了一个数据输入端。D 触发器有边沿 D 触发器和高电平 D 触发器。74LS74 为一个电平 D 触发器。 计数器 74LS191 74LS191 的管脚图如图 13 CTEN 4 D/U 5 CLK 14 LD 11 MAX/MIN 12 RCO 13 A 15 QA 3 B 1 QB 2 C 10 QC 6 D 9 QD 7 74LS191 图 13 2.2.1.32.2.1.3 校时电校时电路路 （一）电路如图（一）电路如图 1414 所示所示 多功能数字钟的设计 12 8 9 10 U10C 74LS00 1 2 3 U11A 74LS00 11 12 13 U10D 74LS00 R3 3.3kC1 0.01uF S1 GND 1011 U8E 74LS04 1HZ S2/M2 Q2 +5V 图 14 （二）电路的工作原理（二）电路的工作原理 校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是 数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电 路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两 种， “快校时”是通过开关控制，使计数器对 1Hz 校时脉冲计数。 “慢校时”是用 手动产生单脉冲作校时脉冲。图中 S1 校分用的控制开关，S2 为校秒用的控制开 关，它们的控制功能如表 4 所示，校时脉冲采用分频器输出的 1Hz 脉冲，当 S1 或 S2 分别为“0”时可以进行“快校时” 。如果校时脉冲由单次脉冲产生器提供， 则可以进行“慢校时” 。 表 4 校时开关的功能 S1 S2 功 能 1 1 计数 1 0 校分 0 1 校时 （三）对电路中所用的主要元件及功能介绍（三）对电路中所用的主要元件及功能介绍 在此电路中，用到的元器件有两块四 2 输入与非门 74LS00 、一块六反相器 74 LS04、两个电容、两个电阻以及两个开关。 （1） 四-2 输入与非门 74LS00 集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用 和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00 与非门的 主要参数为： 多功能数字钟的设计 13 输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。 输出低电平：指与非门的所有输入端均接高电平时的输出电平值。 开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。 关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。 电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到 门电路的输出高电平、输出低电平、关门电平和开门电平等。 低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供 器件的电流。 高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地， 电源提供给器件的电流。 低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端 流出的电流值。 高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入 端的电流值。 扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参 数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两 种扇出系数。即低电平扇出系数和高电平扇出系数。 2.2.1.42.2.1.4 译码与显示电路译码与显示电路 （一）电路如图（一）电路如图 1515 所示所示 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 a bf c g d e DPY LEDgn 1 2 3 4 5 6 7 a b c d e f g DPY_7-SEG 图 15 （二）电路的工作原理（二）电路的工作原理 译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信 号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十 制译码器和 BCD7 段译码器、显示模块用来显示计时模块输出的结果。 （三）对电路中的主要元件及功能介绍（三）对电路中的主要元件及功能介绍 （1）译码器 74LS48 译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进 行“翻译” ，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在 数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字 分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器 多功能数字钟的设计 14 两大类。在电路中用的译码器是共阴极译码器 74LS48，用 74LS48 把输入的 8421BCD 码 ABCD 译成七段输出 a-g，再由七段数码管显示相应的数。 74LS48 的 管脚图如图 16。在管脚图中，管脚 LT、RBI、BI/RBO 都是低电平是起作用，作用 分别为： LT 为灯测检查，用 LT 可检查七段显示器个字段是否能正常被点燃。 BI 是灭灯输入，可以使显示灯熄灭。 RBI 是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO 是共用输出端， RBO 称为灭零输出端，可以配合灭零输出端 RBI，在多位十进制数表示时，把多 余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器 74LS248，CD4511。 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 图 16 （2）显示器 SM421050N 在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N 的管 脚功能图如图 17 a bf c g d e DPY LEDgn 1 2 3 4 5 6 7 a b c d e f g DPY_7-SEG 图 17 主体电路部分是由上面的以上的各个单元电路组成的，电路图见附件主体电路部分是由上面的以上的各个单元电路组成的，电路图见附件 2.2.22.2.2 扩展功能电路的设计扩展功能电路的设计 2.2.2.12.2.2.1 仿广播电台正点报时电路仿广播电台正点报时电路 仿广播电台正点报时的功能要求是：每当数字钟计时快要到正点时，通常按 照 4 低音 1 高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。 （一）设计电路如图（一）设计电路如图 2121 所示所示 多功能数字钟的设计 15 1 2 3 UZ11A 74LS00 8 9 10 UZ8C 74LS00 4 5 6 UZ8B 74LS00 1 2 3 UZ8A 74LS00 1 2 4 5 6 UZ2A 74LS20 13 12 10 9 8 UZ2B 74LS20 RZ4 1K RZ3 22 LS1 SPEAKER 89 UZ6D 74LS04 12 UZ5A 74LS04 34 UZ5B 74LS04 89 UZ5D 74LS04 Q3 M2M1 Q1 3DG130 +5V SZ4 SW M2 Q0M2 Q2M1 Q0M1 Q31KHZ S1 Q3500HZ S1 Q0 S2 Q2 S2 Q0 图 21 （二）该电路图的工作原理（二）该电路图的工作原理 电路图的工作原理举例来说明；例如设 4 声低音（约 500Hz）分别 在 59 分 51 秒、53 秒、55 秒及 57 秒，最后一声高音（约 1000Hz）发生在 59 秒，它们的 持续时间为 1 秒。只有当分十进位的，分个位的，秒220211MMQQ310111MMQQ 十位的及秒个位的时，音响电路才能工作。 2 20 211SSQQ0 11SQ （三）对电路中所用的主要元件及功能介绍（三）对电路中所用的主要元件及功能介绍 在电路中所用到的元件有 74LS03，74LS20 等。 （1）四 2 输入与非门 74LS03 74LS03 的管脚图如图 19 1 2 3 & A 74LS03 图 19 （2）二 4 输入与非门 74LS20 74LS20 的管脚图如图 20 所示。 1 2 4 5 6 & A 74LS20 图 20 多功能数字钟的设计 16 3 3 总结总结 通过本次毕业设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认 真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路 较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法. 通过这次设计,实现多功能数字钟的各相功能，都达到了预期的结果。同时， 我又掌握了些元器件的用途以及它们的参数、性能。这次设计提高了我理论和实 践相结合的能力，增加了把理论用于实践的兴趣，同时也提高了我分析问题和解 决问题的能力。没有最好，只有更好。我相信通过这一次的毕业设计之后，我以 后会更加努力，用严谨的科学态度去面对一切。克服困难，战胜自我，超越自我。 多功能数字钟的设计 17 谢谢辞辞 本次毕业设计是在陈老师的指导下完成的，在本次毕业设计中，能得到陈老 师的指导使我感到非常的荣幸，陈老师严谨的治学作风、高尚的学术品质、热情 的待人态度给我留下了深刻的影响，在完成论文之际，在此向陈老师表示衷心的 感谢。 另外，在毕业设计期间还得到了顾三春老师，高凤水老师，孙仁祥老师，段 忠南老师等的热心关心和帮助，在此我也非常感谢他们。同时，还感谢院领导对 我的关怀与教导。 这部分自己修改的写一下就好了这部分自己修改的写一下就好了 多功能数字钟的设计 18 参考文献参考文献 1康华光.电子技术基础.数字部分 北京:高等教育出版社,2000 2顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,1999 3陈小虎.电工实习（I）.北京:中国电力出版社，1996 4焦辎厚.电子工艺实习教程.哈尔滨:哈尔滨工业大学出版社,1993 5陈 坚.电力电子学M.北京:高等教育出版社,2002 6宋春荣.通用集成电路速查手册.山东科学技术出版社,1995 7高吉祥.电子技术基础实验与课程设计.电子工业出版社,2002 8吕思忠.数子电路实验与课程设计.哈尔滨工业大学出版社,2001 9谢自美.电子线路设计、实验、测试.华中理工大学出版社,2000 10王琉银.脉冲与数字电路.高等教育出版，1985 11美M.Morris Mano.Digital Design.北京:高等教育出版社,2002 12美 JohnM Yarbrough .DIGITAL LOGIC APPLICATIONS AND DESIGN.北京: 机械工业出版社，2002 多功能数字钟的设计 19 附录附录 A 7 B 1 C 2 D 6 LT 3 BI/RBO 4 RBI 5 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U2 74LS48 A 7 B 1 C 2 D 6 LT 3 BI/RBO 4 RBI 5 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U4 74LS48 A 7 B 1 C 2 D 6 LT 3 BI/RBO 4 RBI 5 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U3 74LS48 A 7 B 1 C 2 D 6 LT 3 BI/RBO 4 RBI 5 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U5 74LS48 A 7 B 1 C 2 D 6 LT 3 BI/RBO 4 RBI 5 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U1 74LS48 A 7 B 1 C 2 D 6 LT 3 BI/RBO 4 RBI 5 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U6 74LS48 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90_4 R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92_2 R0(1) 6 R0(2) 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92_1 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74L