集成电路制造技术-外延-微电子学院微电子教学中心PPT课件_第1页
集成电路制造技术-外延-微电子学院微电子教学中心PPT课件_第2页
集成电路制造技术-外延-微电子学院微电子教学中心PPT课件_第3页
集成电路制造技术-外延-微电子学院微电子教学中心PPT课件_第4页
集成电路制造技术-外延-微电子学院微电子教学中心PPT课件_第5页
已阅读5页,还剩36页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1,第七章外延,主讲:毛维mwxidian西安电子科技大学微电子学院,2,绪论,定义:在单晶衬底上,按衬底晶向生长一层新的单晶薄膜的工艺技术。外延层:衬底上新生长的单晶层。外延片:生长了外延层的衬底硅片。应用双极器件与电路:轻掺杂的外延层较高的击穿电压;重掺杂的衬底降低集电区的串联电阻。CMOS电路:避免了闩锁效应:降低漏电流。,3,4,外延的分类按工艺分类:气相外延(VPE):硅的主要外延工艺;液相外延(LPE):-化合物的外延;固相外延(SPE):离子注入退火过程;分子束外延(MBE,MolecularBeamEpitaxy)按材料分类同质外延:外延层与衬底的材料相同,如Si上外延Si,GaAs上外延GaAs;异质外延:外延层与衬底的材料不相同,如Si上外延SiGe或SiGe上外延Si;蓝宝石上外延Si-SOS(SilicononSapphire);蓝宝石上外延GaN、SiC。按压力分类常压外延:100kPa;低压(减压)外延:5-20kPa。,绪论,5,7.1硅气相外延的基本原理,7.1.1硅源SiCl4采用传统的高温工艺SiHCl3SiH2Cl2采用现代的低温工艺SiH4新硅源Si2H6,6,7.1.2外延生长模型,生长步骤传输:反应物从气相经边界层转移到Si表面;吸附:反应物吸附在Si表面;化学反应:在Si表面进行化学反应,得到Si及副产物;脱吸:副产物脱离吸附;逸出:脱吸的副产物从表面转移到气相,逸出反应室;加接:生成的Si原子加接到晶格点阵上,延续衬底晶向;生长特征:横向二维的层层生长。,7,8,9,7.1.3化学反应H2还原SiCl4体系,生长总反应:SiCl4+2H2Si(s)+4HCl(g)气相中间反应:SiCl4+H2SiHCl3+HClSiCl4+H2SiCl2+2HClSiHCl3+H2SiH2Cl2+HClSiHCl3SiCl2+HClSiH2Cl2SiCl2+H2吸附生长:SiCl2(吸附)+H2Si(s)+2HCl(硅的析出反应)或SiCl2(吸附)Si(s)+SiCl4(硅的析出反应)腐蚀反应:SiCl4+Si(s)2SiCl2,10,11,7.1.4生长速率与温度的关系,12,7.1.5生长速率与反应剂浓度的关系,13,7.1.6生长速率v与气体流速U的关系,SiCl4外延温度:1200,输运控制;边界层厚度:(x)=(x/U)1/2;故,v随U的增大而增加。,14,7.2外延层的杂质分布,外延掺杂的特点:原位掺杂;外延掺杂的优点:掺杂浓度可精确控制;突变型分布。分布偏离:自掺杂效应-衬底杂质蒸发进入边界层;扩散效应-衬底与外延层杂质相互扩散。,15,7.2外延层的杂质分布,7.2.1掺杂原理淀积过程(与外延相比)相似:输运控制和反应控制不同:动力学性质掺入效率:与T、v、U以及杂质剂的摩尔分数等有关。掺杂源:B2H6、PH3、AsH3。,16,7.2.2扩散效应,扩散效应:衬底杂质与外延层杂质相互扩散,导致界面处杂质再分布;杂质扩散:满足菲克第二定律-扩散方程,即衬底杂质分布:假定外延层本征生长,外延层杂质浓度为N1(x)-余误差函数外延层杂质分布:假定衬底本征,外延层杂质浓度为N2(x)-余误差函数实际再分布(衬底和外延层都掺杂):外延层杂质浓度为N(x)=N1(x)N2(x)“+”:n/n+(p/p+);“-”:p/n+(n/p+),17,18,7.2.3自掺杂效应(非故意掺杂),定义:衬底杂质及其他来源杂质非人为地掺入外延层。来源:各种气相自掺杂衬底扩散蒸发的杂质:在外延生长的初期;衬底背面及侧面释放的杂质;外延生长前吸附在表面的杂质;气相腐蚀的杂质;其他硅片释放的杂质。外延系统:基座、输入气体中的杂质。,19,20,7.3低压外延(5-20kPa)低压作用:减小自掺杂效应;优点:杂质分布陡峭;厚度及电阻率的均匀性改善;外延温度随压力的降低而下降;减少了埋层图形的畸变和漂移;7.4选择性外延SEG:在特定区域有选择地生长外延层;原理:Si在SiO2或Si3N4上很难核化成膜;选择性:特定区域;硅源。硅源的选择性顺序:SiCl4SiHCl3SiH2Cl2SiH4;,21,选择性外延(SEG),22,横向外延(ELO),23,7.6SOS及SOI技术,SOISiliconOnInsulator或SemiconductorOnInsulator,意思是绝缘层上硅。SOSSiliconOnSapphire或SemiconductorOnSpinel,意思是蓝宝石上硅或尖晶石上硅。注意:SOI技术是一种异质外延技术,SOS是SOI中的一种。,24,25,26,SOS的不足,SOS结构存在下列主要问题:硅-蓝宝石界面比Si-SiO2界面质量差。蓝宝石的介电常数接近10(SiO2是3.9),会产生较大的寄生电容。膨胀系数的差异引入的应力。硅的膨胀系数是4.510-6,蓝宝石比它大一倍左右。蓝宝石导热性差。,27,SOI技术的特点与优势,1速度高:在相同的特征尺寸下,工作速度可提高30-40;2功耗低:在相同的工作速度下,功耗可降低50-60;3特别适合于小尺寸器件;4特别适合于低压、低功耗电路;5集成密度高:封装密度提高约40;6低成本:最少少用三块掩模版,减少13%-20%(30)的工序;7耐高温环境:工作温度300-500;8抗辐照特性好:是体硅器件的50-100倍。,28,7.7分子束外延(MBE),MBE:MolecularBeamEpitaxy原理:在超高真空下,利用薄膜组分元素受热蒸发所形成的原子或分子束,直接射到衬底表面,形成外延层。应用:元素半导体Si、Ge化合物半导体-GaAs、GaN、SiGeMBE的特点:温度低;生长速度低;化学组成及掺杂浓度精确可控;厚度可精确控制到原子级;,29,30,31,7.8缺陷及检测,缺陷种类:a.存在于衬底中并延伸到外延层中的位错;b.衬底表面的析出杂质或残留的氧化物,吸附的碳氧化物导致的层错;c.外延工艺引起的外延层中析出杂质;d.与工艺或与表面加工(抛光面划痕、损伤),碳沾污等有关,形成的表面锥体缺陷(如角锥体、圆锥体、三棱锥体、小丘);e.衬底堆垛层错的延伸;,32,33,34,7.8.1层错机理:由于原子排列次序发生错乱而产生的缺陷;原因:衬底表面的损伤、玷污、残留的氧化物;外延温度过低、生长速度过高;掺杂剂不纯等。位置:衬底与外延层的界面处。影响:导致杂质的异常扩散:引起杂质分布不均匀;成为重金属杂质的淀积中心:引起p-n结的软击穿、低压击穿,甚至穿通。,7.8缺陷及检测,35,36,37,7.8.2层错法测量外延层厚度,原理:化学腐蚀的各向异性,即层错界面两边的原子结合较弱,具有较快的腐蚀速率。计算:T=(2/3)1/2l0.816l,38,7.8.3图形漂移和畸变,39,7.8.3图形漂移和畸变,原因:外延生长-腐蚀速率的各向异型;漂移规律111面:严重;偏离25度,漂移显著减小,常用偏离3度。外延层越厚,偏移越大。温度越高,偏移越小。生长速率越小,偏移越小。,40,7.9外延层电阻率的测量,方法:四探针法、三探针法、电容-电压(CV)法、扩展电阻法等扩展电阻法特点:可以测量微区的电阻率或电阻率分布。原理:当金属探针与半导体材料呈欧姆接触时,电阻主要集中在接触点附近的半导体中,而且呈辐射状向半导体内扩展。采用探针形式:单探针、两

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论