广东工业大学832计算机组成原理考研答案20112017年广工自主命题,改卷比较松

11什么是“程序访问的局部性”存储系统中哪一级采用了程序访问的局部性原理答程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。根据这一局部性原理，把主存储器中访问概率最高的。程序运行的局部性原理指在一小段时间内，最近被访问过的程序和数据很可能再次被访问。在空间上这些被访问的程序和数据往往集中在一小片存储区。在访问顺序上指令顺序执行比转移执行的可能性大。存储系统中CACHE主存层次和主存辅存层次均采用了程序访问的局部性原理。2简述计算机的中断处理过程与调用子程序程序的区别。答两者的根本区别表现在服务时间和服务对象上不一样。1）调用子程序发生的时间是已知的和固定的，即在主程序的调用指令（CALL）执行时发生主程序调用子程序过程，调用指令所在位置是已知的和固定的；而中断过程发生的时间一般是随机的，CPU在执行某一主程序时受到中断源提出的中断申请，就发生中断过程，而中断申请一般由硬件电路产生，申请时间是随机的。也可以说，调用子程序是程序设计者事先安排好的，而执行中断服务程序是由系统工作环境随机决定的。2）子程序完全为主程序服务，两者属于主从关系。主程序需要子程序时就去调用子程序，并把调用结果带回主程序继续执行。而中断服务程序与主程序二者一般是无关的，两者是平行关系。3）主程序调用子程序的过程完全属于软件处理过程，不需要专门的硬件电路，而中断处理系统是一个软、硬件结合的系统，需要专门的硬件电路才能完成中断处理的过程。4）子程序嵌套可以实现若干级，嵌套的最多级数受计算机内存开辟的堆栈大小限制；而中断嵌套级数主要由中断优先级来决定，一般优先级不会很大。从宏观上看，虽然程序中断方式克服了程序查询方式中CPU“踏步“现象，实现了CPU与IO并行工作，提高了CPU的资源利用率，但从微观操作分析，CPU在处理中断程序时，仍需暂停原程序的正常运行，尤其是当高速I/O设备或辅助存储器频繁地、成批地与主存交换信息时，需不断打断CPU执行现行程序，而执行中断服务程序。另解1）子程序调用是预先安排好的，程序中断是随机发生的；2）调用子程序，是为主程序服务的，而中断程序与主程序的程序毫无关系；3）子程序是由调用指令给出目标地址，中断是通过隐指令获得中断服务程序的入口地址3简述RISC和CISC的区别。RISC是精简指令集计算机的简称，其特点是指令集简单、指令编码较为规范、易用流水线的技术提高性能、一般采用LOADSTORE结构、通用寄存器的个数较多，优点是设计简单、主频高，缺点是程序较大、依赖编译器的优化。CISC是复杂指令集计算机的简称，其特点是指令集复杂、指令条数多、指令编码不规范、流水线的实现较复杂、一般支持多种寻址方式，优点是程序较小、编译器的要求较低，缺点是设计复杂、主频较低。24简要描述外设进行DMA操作的过程及DMA方式的主要优点。1外设发出DMA请求；2CPU响应请求，DMA控制器从CPU接管总线的控制；3由DMA控制器执行数据传送操作；4向CPU报告DMA操作结束。主要优点是数据数据速度快简要DMA控制器的组成和操作的过程。1内存地址计数器用于存放内存中要交换的数据的地址。在DMA传送前，须通过程序将数据在内存中的起始位置首地址送到内存地址计数器。而当DMA传送时，每交换一次数据，将地址计数器加“1”，从而以增量方式给出内存中要交换的一批数据的地址。2字计数器用于记录传送数据块的长度多少字数。其内容也是在数据传送之前由程序预置，交换的字数通常以补码形式表示。在DMA传送时，每传送一个字，字计数器就加“1”。当计数器溢出即最高位产生进位时，表示这批数据传送完毕，于是引起DMA控制器向CPU发出中断信号。3数据缓冲寄存器用于暂存每次传送的数据一个字。当输入时，由设备如磁盘送往数据缓冲寄存器，再由缓冲寄存器通过数据总线送到内存。反之，输出时，由内存通过数据总线送到数据缓冲寄存器，然后再送到设备。4“DMA请求”标志每当设备准备好一个数据字后给出一个控制信号，使“DMA请求”标志置“1”。该标志置位后向“控制/状态”逻辑发出DMA请求，后者又向CPU发出总线使用权的请求HOLD，CPU响应此请求后发回响应信号HLDA，“控制/状态”逻辑接收此信号后发出DMA响应信号，使“DMA请求”标志复位，为交换下一个字做好准备。5“控制/状态”逻辑由控制和时序电路以及状态标志等组成，用于修改内存3地址计数器和字计数器，指定传送类型输入或输出，并对“DMA请求”信号和CPU响应信号进行协调和同步。6中断机构当字计数器溢出时，意味着一组数据交换完毕，由溢出信号触发中断机构，向CPU提出中断报告。5现有如下存储芯片2K1的ROM、4K1的RAM、8K1的ROM。若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM，CPU的地址总线16位。1各种存储芯片分别用多少片2正确使用译码器及门电路，并画出相应的逻辑结构图。3指出有无地址重叠现象。解116片2K1的ROM、24片4K1的RAM2见下图3有地址重叠现象。因为地址线A14A15没有参加译码。地址分配逻辑结构图46某计算机的数据通路如图所示，其中M主存，MBR主存数据寄存器，MAR主存地址寄存器，R0R3通用寄存器，IR指令寄存器，PC程序计数器（具有自增能力），C、D暂存器，ALU算术逻辑单元（此处做加法器看待），移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。1请按数据通路图画出“ADD（R1），（R2）”指令的指令周期流程图。5该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后内容加1）解“ADD（R1），（R2）”指令是SS型指令，两个操作数均在主存中。其中源操作数地址在R1中，所以是R1间接寻址。目的操作数地址在R2中，由R2间接寻址，但R2的内容在取出操作数以后要加1进行修改。指令周期流程图如下2画出指令“ADDR1R2”（寄存器R1的内容与寄存器R2的内容相加，结果存至R2）指令周期流程图（或微操作序列）3比较上述两条指令执行速度。2012年分析设计题72主存容量为4MB，虚存容量为1GB，按64位寻址，则虚拟地址和物理地址各为多少位如页面大小为4KB，则页表长度是多少解主存容量为4MB，物理地址22位；虚存容量为1GB，虚拟地址30位；页表长度，即页面数1GB/4KB218256K3某总线在一个总线周期中并行传送4个字节的数据1假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ，则总线带宽是多少2如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHZ，则总线带宽是多少3分析哪些因素影响带宽解1总线带宽用DR表示，总线时钟周期用T1/F表示，一个总线周期传送的数据量用D表示，根据定义可得DRD/TD1/TDF4B331000000/S132MB/S2因为64位8B，DRDF8B661000000/S528MB/S63总线带宽是总线能提供的数据传送速率，通常用每秒钟传送信息的字节数（或位数）来表示。影响总线带宽的主要因素有总线带宽，传送距离，总线发送和接收电路工作频率限制以及数据传送形式。4、指令格式结构如下所示，试分析指令格式及寻址方式特点。解指令格式及寻址方式特点如下单字长二地址指令；操作码OP可指定64条指令；RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；这种指令格式常用于算术逻辑类指令。类似题指令格式结构如下所示，试分析指令格式及寻址方式特点。解指令格式及寻址方式特点如下双字长二地址指令；操作码OP可指定2664条指令；RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。5（类似题）某机器中，已知配有一个地址空间为0000H1FFFH的ROM区域。现在再用一个RAM芯片8K4形成40K8位的RAM区域，起始地址为6000H。RAM芯片有/CS和/WE信号控制端；CPU的地址总线为A15A0，数据总线为D7D0，控制信号为R/W读/写，/MREQ访存。要求1画出地址空间示意图。2画出ROM与RAM同CPU连线图。解1地址空间示意图如下72ROM与RAM同CPU连线图如下6下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器具有自增功能，M为主存受R/W信号控制，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中YI表示Y寄存器的输入控制信号，R1O为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。1“ADDR2，R0”指令完成R0R2R0的功能，画出其指令周期流程图（设指令地址已放入PC中），并列出相应的微操作控制信号序列。2“SUBR1，R3”指令完成R3R1R3的操作，画出其指令期流程图，并列出相应的微操作控制信号序列。8解7、下图所示的二维中断系统，请问（1）在中断情况下，CPU和设备的优先级如何考虑请按降序排列各设备的中断优先级。（2）若CPU现执行设备B的中断服务程序，IM0,IM1,IM2的状态是什么如果CPU的执行设备D的中断服务程序，IM0,IM1,IM2的状态又是什么（3）每一级的IM能否对某个优先级的个别设备单独进行屏蔽如果不能，采取什么方法可达到目的（4）若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求9解（1）在中断情况下，CPU的优先级最低。各设备优先级次序是ABCDEFGHICPU（2）执行设备B的中断服务程序时IM0IM1IM2111；执行设备D的中断服务程序时IM0IM1IM2011。（3）每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清“0”，它禁止设备发出中断请求。（4）要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM30即可。102011年分析设计题5设有若干片256K8位的SRAM芯片。回答以下问题（1）采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片（2）该存储器需要多少地址线（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ和R/W。解（1）该存储器需要2048KB/256K8位2048KB/256KB8片SRAM芯片。（2）需要21条地址线（A20A0），因为2212048K，其中高3位（A20A19A18）用于芯片选择，低18位作为每个存储器芯片的地址输入。（3）用作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号，作为读写控制信号。CPU访存的地址为A20A0。该存储器与CPU连接的结构如图420所示。译码器的输出信号逻辑表达式如下112013年分析题6CPU结构如图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。要求1标明图中A,B,C,D四个寄存器的名称。2简述指令从主存取到控制器的数据通路。3简述数据在运算器和主存之间进行存/取访问的数据通路。解（1）A数据寄存器B指令寄存器C地址寄存器D程序计数器（PC）（2）PC地址寄存器M指令寄存器（3）存地址寄存器M；AC数据寄存器WRITE取地址寄存器M数据寄存器ALUAC122015年分析设计题33某机字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统。假设指令字长等于机器字长，试回答1如果主存可直接或间接寻址，采用“寄存器一存储器”型指令，能直接寻址的最大存储空间是多少画出指令格式并说明各字段的含义。2如果采用通用寄存器作基址寄存器，则上述“寄存器一存储器”型指令的指令格式有何特点画出指令格式并指出这类指令可访问多大的存储空间解1如果是存储器间接寻址方式的寄存器存储器型指令，操作码6位，寄存器编号5位，间址标志1位，地址码20位，直接寻址的最大主存空间是220字。2如果采用通用寄存器作为基址寄存器，EA（RB）A，能直接寻址的最大主存空间是232字。指令长度32位操作码6位，表示64种操作S/D与REG配合指明寄存器直接寻址操作数，S/D指明REG表示的是源操作数还是目的操作数。I/D与ADDRESS配合指明另一个存储器操作数，I/D指明是存储器直接还是存储器间接。ADDRESS是存储器地址。当存储器直接寻址时。ADDRESS的存储空间为512KB。指令长度32位OPCODE操作码6位，表示64种操作S/D与REG1配合指明寄存器直接寻址操作数，S/D指明REG1表示的是源操作数还是目的操作数。I/D、REG2、DISPLACEMENT配合指明另一存储器操作数，I/D指明是存储器直接还是基址寻址。REG2指明基址寄存器，DISPLACEMENT是位移量。13最大寻址空间2324某CRT字符显示器,每帧可显示80列20行,每个字符是79点阵,字符窗口914,场频为50HZ试问1缓存采用什么存储器,其中存放的内容是什么容量应为多大2缓存地址如何安排若在243号单元存放的内容要显示出来,其屏