计算机组成原理第六章中央处理器ppt课件

2009.7.2,.,1,5.3指令周期,5.3.1指令周期的基本概念计算机之所以能自动地工作，是因为CPU能从存放程序的内存里取出一条指令并执行这条指令，并且能够连续地取指令，执行指令如此周而复始，构成了一个封闭的循环。这个循环将一直继续下去，直到遇到停机指令才能停止，如图6-6所示。,2009.7.2,.,2,1.指令周期2.机器周期3.时钟周期（节拍）一个指令周期由若干个机器周期组成，所有指令的第一个CPU周期一定是取指周期，每个机器周期又由若干个时钟周期组成。根据指令动作的复杂程度不同，有的指令周期包含的CPU周期较多，有的则较少。它们之间的关系如图6-7所示。,2009.7.2,.,3,2009.7.2,.,4,5.3.2非访存（CLA）指令周期程序的第一条指令“CLA”是一条非访存指令，执行非访存指令需要两个CPU周期，其中取指令阶段一个CPU周期，执行指令阶段一个CPU周期。其指令周期如图6-8所示。,2009.7.2,.,5,在第一个CPU周期，即取指令阶段，CPU完成三件事：（1）从内存取出指令；（2）程序计数器PC加1，以便为取下一条指令做好准备；（3）对指令操作码进行译码或测试，以确定进行什么操作。在第二个CPU周期，即执行指令阶段。,2009.7.2,.,6,1取指令阶段第一条指令的取指阶段如图6-9所示,2009.7.2,.,7,2执行指令阶段CLA指令的执行阶段如图6-10所示。,2009.7.2,.,8,在此阶段，CPU的动作如下：（1）操作控制器送CLA相应的控制信号给算术逻辑单元ALU；（2）ALU响应该信号，将累加寄存器AC内容全部清零，从而执行了CLA指令。,2009.7.2,.,9,5.3.3访存（ADD）指令周期程序的第二条指令是“ADD40”指令，这是一条直接访问内存的指令。执行这条指令需完成三个CPU周期，如图6-11所示。,2009.7.2,.,10,1送操作数的地址第二个CPU周期主要完成送操作数地址，其数据通路如下图所示。,2009.7.2,.,11,2两操作数相加,2009.7.2,.,12,5.3.3控制指令（JMP）周期JMP指令的指令周期仅由两个CPU周期组成，如下图所示。,2009.7.2,.,13,第一个CPU周期仍然是取指令阶段。第二个CPU周期为执行阶段。下图给出了JMP指令执行阶段的数据通路:,2009.7.2,.,14,5.4.1微程序控制器的基本概念微程序控制器的基本思想概括起来说有如下两点：（1）将控制器所需的微命令以代码形式编成微指令，存入一个用ROM构成的控制存储器（CM）中。在CPU执行程序时，从控制存储器中取出微指令，其中包含了微命令控制的有关操作。与组合逻辑控制方式不同，它由存储逻辑事先存储与提供微命令。这一思想的关键就是将存储逻辑引入了CPU。,5.4微程序控制器,2009.7.2,.,15,（2）将各种机器指令的操作分解成若干个微操作序列。每条微指令包含的微命令控制实现一步操作。若干条微指令组成一小段微程序，解释执行一条机器指令。针对整个指令系统的需要，编制出一套完整的微程序，事先存入控制存储器中。这一思想是利用程序技术去编排指令的解释与执行，也就是将程序技术引入CPU的构成级。,2009.7.2,.,16,微程序控制器中要用到的一些基本概念:（1）微命令：构成控制信号序列的最小单位称为微命令，又称微信号，通常是指那些直接作用于部件或控制门电路的命令，例如打开或关闭某传送通路的电位命令，或是对触发器或寄存器进行同步打入、置位、复位的控制脉冲。（2）微操作：由微命令控制实现的最基本的操作称为微操作，如开门、关门、选择、打入等。机器指令操作码所表示的往往是一种相对大一些的操作（宏观一些），如加法运算。它的实现要依靠建立相应的数据通路，如打开一些门、发出相应的打入脉冲等，即分割为一些更基本的微操作。,2009.7.2,.,17,（3）微周期：从控制存储器读取一条微指令并执行相应的一步操作所需的时间称为微周期或微指令周期。通常一个时钟周期为一个微周期。（4）微指令：从展开的角度来讲，每个微周期的操作所需的微命令（全部或大部分）组成一条微指令。从控制存储器的组织角度讲，每个单元存放一条微指令。图6-16所示为微指令格式的例子。,图6-16,2009.7.2,.,18,（5）微程序：一系列微指令的有序集合称为微程序，用来解释执行机器指令。因此，一段微程序对应一条机器指令。（6）控制存储器：存放微程序的只读存储器称为微指令存储器。由于它主要存放控制命令（信号）和下一条要执行的微指令地址，因此又称控制存储器。计算机的指令系统是固定的，实现这个指令系统的微程序也是固定的，所以控制存储器采用只读存储器。,2009.7.2,.,19,5.4.2微程序控制器的组成1程序控制器的组成微程序控制器的逻辑组成框图如图6-17所示。,2009.7.2,.,20,微程序控制器的核心部件:（1）控制存储器CM（2）微指令寄存器IR（3）微地址形成电路（4）微地址寄存器AR,2009.7.2,.,21,2机器指令的读取与执行在微程序控制器中，通过读取微程序与执行它所包含的微命令去解释执行机器指令。,2009.7.2,.,22,6.4.3微程序控制器的设计技术1微指令编码,2009.7.2,.,23,微指令编码方式由多种，在这里主要介绍常用的三种:（1）直接表示法。（2）编码表示法。（3）混合表示法。,2009.7.2,.,24,2微地址的形成方法产生后继微指令地址可有以下三种方式:（1）计数器方式（2）断定方式（3）增量方式与断定方式结合,2009.7.2,.,25,6.4.4微指令格式微指令格式大体上可分成两类：一是水平型微指令；二是垂直型微指令。1水平型微指令水平型微指令的特点是在一条微指令中定义并执行多个并行微操作命令。在实际应用中，直接表示法和编码表示法经常应用在同一条水平型微指令中。从速度来看，直接表示法最快，字段编译法要经过译码，所以会增加一些延迟时间。,2009.7.2,.,26,2垂直微指令在微指令中设置有微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，成为垂直型的微指令。其特点是不强调实现微指令的并行控制功能，通常一条微指令只要求就能控制实现一二种微操作。（1）寄存器-寄存器传送型微指令微指令格式：,2009.7.2,.,27,（2）运算控制型微指令微指令格式：,（3）移位控制型微指令微指令格式：,2009.7.2,.,28,（4）访问主存微指令微指令格式：,（5）无条件转移微指令微指令格式：,2009.7.2,.,29,（6）条件转移微指令微指令格式：（7）其它还有110和111两种操作码，可以用来定义输入/输出微操作或其它难以归类的杂操作，第3-15位可以根据需要定义各种相应的微命令字段。,2009.7.2,.,30,3水平型微指令与垂直微指令的比较（1）水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则差。（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点。垂直型微指令则相反，微指令字比较短而微程序长。（4）水平型微指令用户难以掌握，而垂直型微指令与指令格式比较相似，相对来说，比较容易掌握。水平型微指令与机器指令差别很大，一般需要对机器的结构、数据通路、时序系统以及微命令很精通才能设计。,2009.7.2,.,31,6.5组合逻辑的控制器,6.5.1组合逻辑控制器的基本结构如图6-19所示为组合逻辑控制器的结构框图。,2009.7.2,.,32,6.5.2组合逻辑控制器的设计原理组合逻辑控制器是根据指令功能要实现的微操作序列设计的，它的设计过程可归纳为：首先给定指令系统中每条指令功能实现的流程图，继而细化它，得到各指令的微操作序列，即各操作控制命令应该在什么时间执行；然后对各操作控制命令进行逻辑综合得到逻辑表达式；最后用逻辑门电路或可编程逻辑阵列实现操作控制信号的逻辑表达式功能。逻辑综合的含义是，某一控制命令在哪些指令中被使用？在一条指令中使用了几次？在指令周期中的什么时间使用？将这些归并在一起就形成该控制命令的逻辑表达式。,2009.7.2,.,33,6.5.3组合逻辑控制器和微程序控制器的比较组合逻辑控制和微程序控制之间的最显著差异可归结为两点:1实现2性能,2009.7.2,.,34,6.6.1基本概念一条指令的执行过程大体上可分为去指令和执行指令两个阶段。假定Fi和Ei分别表示指令Ii的取指令和执行指令周期，图6-20（a）显示的是按取指令、执行指令的顺序执行程序的过程。现在将处理器的指令部件分成两个独立的硬件单元，一个用来取指令，另一个用来执行指令，如图6-20（b）所示。取指令单元将从存储器取回的指令存放在一个临时存储缓冲器B1中直到该指令被执行完成，执行单元将结果存放在指令指明的目的地。为简单起见，假定取指令周期和执行指令周期都在一个时钟周期内完成。图6-20（c）显示了流水线技术的指令执行过程。,6.6流水线技术,2009.7.2,.,35,2009.7.2,.,36,将处理指令的过程进一步细化，就可以形成更多段的流水线。例如，一条五段指令流水线可由如下5个部件组成：S1，取指令（IF）：由Cache或主存取指令；S2，指令译码（ID）：生成指令将要完成的操作；S3，取操作数（OF）：确定操作数地址，读取存储器操作数或寄存器操作数；S4，执行（EX）：对操作数完成指定操作；S5，写回（WB）：修改目标操作数。,2009.7.2,.,37,图6-21一个五段指令流水线,2009.7.2,.,38,任何流水线上的某一段不能在一个时钟周期内完成，通常就叫做流水线停顿。一旦流水线停段，性能就会降低。因此流水线处理器设计的一个重要目标就是通过某些措施来有效地避免或减小这种停顿的影响。常用的技术主要有指令预取（指令队列、指令缓冲）和快速Cache等。1Cache的作用为避免流水线停顿，时钟周期的长度应足以保证任何段都能够完成任务。如果不同的功能部件需要不同的执行时间，时钟周期的长度应设计为能够满足最长任务也能完成的要求。而那些提早完成任务的部件在时钟周期的剩余时间里将处于空闲状态。因此，提高流水线性能最有效的办法是让不同的段需要相同的时间。,2009.7.2,.,39,2指令预取除了上述Cache失效会引起流水线停顿外，转移指令也会造成流水线停顿。这意味着由取指令部件产生的指令流会被频繁的中断。为了降低这些中断的影响，大多数处理器都使用指令预取技术，即提前将指令取出并存入指令队列中。指令发射部件将队列头上的指令发送到空闲的执行部件去执行。图6-22给出了相关的硬件组织。,2009.7.2,.,40,6.6.2访存冲突和相关处理1访存冲突解决的主要办法有：（1）设置分别存放指令和操作数的两个独立编址的主存；（2）采用多体交叉存储器，使两条相邻指令的操作数存放在不同的存储体内；（3）采用指令预取（指令缓冲）技术。2控制相关（1）延迟转移（2）转移预测（3）数据相关,2009.7.2,.,41,思考：目前市场上最新销售的微处理器采用了那些流水线技术？,2009.7.2,.,42,本章小结控制器是计算机系统的指挥中心，它向CP