触发器及时序逻辑电路

1,触发器及时序逻辑电路,2,触发器及时序逻辑电路,11.1RS触发器,11.2JK触发器,11.3D触发器,11.4触发器功能的转换,11.5寄存器,11.6计数器,11.7集成计数器,3,学完本章应掌握以下问题：,1.触发器的输出随输入如何变化？,2.触发器的输出在何时变化？,3.触发器的初始状态如何设定？,牢记R-S、JK、D及T和T触发器的真值表。,上升沿触发还是下降沿触发？,直接置位端和直接复位端。,不需要掌握触发器的内部电路结构和原理。,4,概述,触发器的功能：形象地说，它具有“一触即发”的功能。在输入信号的作用下，它能够从一种稳态(0或1)转变到另一种稳态(1或0)。,触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。,触发器的分类：,按功能分：有RS触发器、D型触发器、JK触发器、T型等；按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式。,5,11.1RS触发器,反馈,一、基本RS触发器,反馈,正是由于引入反馈，才使电路具有记忆功能!,输入有4种情况：,所以只有两种状态：,“0”态,“1”态,#,6,输入RD=0,SD=1时,若原状态为“0”态：,1,1,0,0,1,0,1,0,输出仍保持“0”态：,若原态为“1”态：,0,1,1,1,1,0,1,0,输出变为“0”态：,置“0”！,#,11.1,见仿真分析,7,输入RD=1,SD=0时,若原状态：,1,0,1,0,1,0,0,1,输出变为：,若原状态：,0,0,1,1,0,1,0,1,输出保持：,置“1”！,11.1,8,输入RD=1,SD=1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,若原状态：,1,1,0,1,1,0,输出保持原状态：,保持！,11.1,9,输入RD=0,SD=0时,输出：全是1,注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。,基本触发器的功能表,11.1,10,二、同步RS触发器,“同步”的含义：RS触发器的动作与时钟CP同步。,直接清零端,直接置位端,11.1RS触发器,直接清零端置位端的处理,11.1,11,CP=0时,0,触发器保持原态,CP=1时,11.1,12,同步RS触发器的功能表,简化的功能表,Qn+1为新状态，Qn为原状态,逻辑符号,基本触发器的功能表,11.1,13,CP1时：主触发器打开，从触发器封锁,三、主从RS触发器,CP0时：主触发器封锁，从触发器打开,动作特点：时钟下降沿触发,11.1RS触发器,功能表,逻辑符号,11.1,14,11.2JK触发器,功能表,该触发器带有直接置位复位端,下降沿触发,例1：画出主从JK触发器输出端波形图,15,JK触发器的时序图,保持,T,16,11.3D触发器,功能表,例：画出D触发器的输出波形。,Q,该触发器带有直接置位复位端,上升沿触发,见仿真分析,17,11.4触发器功能的转换,一、T触发器,功能：每来一个脉冲，输出状态翻转一次，也叫计数器,功能表,二、T触发器,CP,Q,T,T触发器的时序波形,T和T触发器,18,例2：假设初始状态Qn=0，画出Q1和Q2的波形图,Q1,Q2,看懂逻辑符号；,熟练使用功能表。,19,常用“专业术语”介绍,数据锁定：,触发器的输出状态固定不变，这就称作“数据锁定”。它相当于“保持”功能。,20,Q,原态为0,0,1,原态为1,Q,1,0,21,11-2试分析图示逻辑电路的功能，说明它是什么类型的触发器，画出它的逻辑符号。,功能表,Qn+1,0,0,不定,1,1,1,0,不定,Qn,根据功能表，此为RS触发器,逻辑符号,#,22,Q,#,23,11-5在下图所示输入信号激励下，试分别画出TTL主从型和CMOS边沿型JK触发器Q端的波形，（触发器原态为0）,TTL主从型,CMOS边沿型,Q,Q,#,24,11-6在下图所示输入信号激励下，试画出D触发器Q端的波形，（触发器原态为0）。,#,Q,25,11-7两个触发器的特性表如下表所示，试说明表中各项操作的含义，并指出它们各是什么类型的触发器。,遇上升沿，D=0时，Qn+1=0,遇上升沿，D=1时，Qn+1=1,遇下降沿，D无论什么，Qn+1不变,无论其它输入如何,只要RD=1,Qn+1=0,无论其它输入如何,只要SD=1,Qn+1=1,当RD、SD同时为1,逻辑关系混乱,D触发器，上升沿触发，置位、复位端高电平有效,26,11-10判断图示电路是什么功能的触发器，并写出其特性方程,0,0,1,1,1,0,0,1,可以看出，输出总是与输入A相同，显然是D触发器,逻辑符号,#,特性方程：Qn+1=A,27,11-11试画出Q1与Q2端的波形。,Q1,Q2,28,例2：假设初始状态Qn=0，画出Q1和Q2的波形图。,Q1,Q2,看懂逻辑符号；,熟练使用功能表。,29,复位端,置位端,简化的功能表,1.基本RS触发器,2.同步RS触发器,30,功能表,4.D触发器,3.JK触发器,31,5.T触发器,T为0时，保持；T为1时，状态翻转,计数功能,7.D触发器,32,11.5寄存器11.6计数器11.7脉冲分配器,时序逻辑电路,时序电路的特点：具有记忆功能。,时序电路的基本单元：触发器。,33,11.5.1数码寄存器,11.5寄存器,34,8位三态输出数码寄存器T3374,35,11.5.2移位寄存器,36,11.5寄存器11.6计数器11.7脉冲分配器,时序逻辑电路,37,11.6计数器,一、计数器功能的分析,Q2,Q1,Q0,RD,状态转换表,波形图：,00000,10011,20102,30113,41004,51015,61106,71117,80000,12345678,通过分析可知该计数器为：,8进制异步加法计数器,如何知道是异步？,脉冲不同时作用于各触发器，所以是异步方式工作。,如何知道是几进制？,看图：,看表：,到几归0就是几进制！,如何知道是加法还是减法？,看表：,对应十进制数是递增的是加法！,第一个脉冲过后,例1,38,11.6计数器,一、计数器功能的分析,Q1,Q0,状态转换表：,波形图：,0000,1113,2102,3011,4000,5113,通过分析可知该计数器为：,4进制异步减法计数器,例2,异步计数器的特点：在异步计数器内部，触发器的触发信号不完全一样，即各个触发器状态变换的时间先后不一，故被称为“异步计数器”。,39,计数脉冲,1.写出控制端的逻辑表达式,J2=Q1Q0，K21,J1=K11,分析步骤：（法一）,11.6计数器,一、计数器功能分析,例3,2.写出各触发器的状态方程,3.填写状态转换表,00000,1,0,0,1,1,2,0,0,1,2,3,0,1,1,3,4,1,0,0,4,5,0,0,0,0,5进制异步加法计数器,40,0000011111,011111,011111,111111,011101,5000011111,1.写出控制端的逻辑表达式,分析步骤：（法二）,例3,J2=Q1Q0,K21,J1=K11,2.填写状态转换表,1,0,1,0,0,1,0,2,3,0,1,1,4,1,0,0,0,1,2,3,4,0,5进制异步加法计数器,41,分析步骤：,例4,2.填写状态转换表,1.写出控制端的表达式,J2=K2=Q1Q0,J1=K1=Q0,J0=K0=1,001111,0000000011,000011,111111,000011,001111,000011,111111,000011,0,0,1,0,1,0,0,1,1,0,0,1,1,1,0,1,1,0,1,1,1,0,0,0,0,1,2,3,4,5,6,7,0,1,2,3,4,5,6,7,8,8进制同步加法计数器,42,计数器功能分析总结,异步方式：,波形图,状态表,同步方式：,控制端方程,状态表,混合方式：,状态方程,控制端方程,状态表,43,11.6.2中规模集成计数器,1、4位二进制同步计数器T1161（74163）,44,用T1161构成任意进制计数器,1）复位法,例1用T1161构成M=12进制计数器。,解,12对应的二进制码为QDQCQBQA=1100,用此码给计数器复位,“1”,“1”,“1”,脉冲输入端,12进制计数器,45,“1”,“1”,“1”,脉冲输入端,10进制,7进制,“1”,“1”,“1”,脉冲输入端,0111,1010,1）复位法,1）复位法,例2,例3,46,用T1161构成任意进制计数器,2）置数法状态译码置数法,例4用T1161构成M=12进制计数器。,“1”,“1”,“1”,脉冲输入端,解：,当输出为“M-1”即1011时，应送出一个有效置位信号，一旦第M个脉冲一到，计数器被置成0000。,12进制,47,“1”,“1”,“1”,脉冲输入端,“1”,“1”,“1”,脉冲输入端,9进制,状态译码置数法,例5,例6,6进制,状态译码置数法,M-1=8=1000,M-1=5=0101,48,9进制,进位输出置数法,例8,预置数0111,“1”,“1”,“1”,脉冲输入端,6进制,进位输出置数法,例9,预置数1010,“1”,“1”,“1”,脉冲输入端,49,T1161计数器构成法小结,复位法对M译码利用Cr端并另加与非门无预置数2.状态译码置数法对M-1译码利用LD端并另加与非门预置数00003.进位输出置数法利用LD和QCC端并另加非门预置数16M,置数法,50,2二-五十