VHDL试卷6套

1一、填空题（20分,每空格1分）1、一个完整的VHDL语言程序通常包含实体（ENTITY），构造体（ARCHITECTURE），配置（CONFIGURATION），包集合（PACKAGE）和库（LIBRARY）5各部分。2、在一个实体的端口方向说明时，输入使用IN表示，那么构造体内部不能再使用的输出是用OUT表示；双向端口是用INOUT表示；构造体内部可再次使用的输出是用BUFFER表示；3、一个构造体可以使用几个子结构，即相对比较独立的几个模块来构成。VHDL语言可以有以下3种形式的子结构描述语句BLOCK语句结构；PROCESS语句结构和SUBPROGRAMS结构。4、VHDL的客体，或称数据对象包括了常数、变量VARIABLE和信号SIGNAL。5、请列出三个VHDL语言的数据类型，如实数、位等。位矢量，字符，布尔量。6、设D0为0,D1为0,D2为1,D3为0,D0（错）改正把换为。2、若某变量被定义为数值型变量，未赋初始值时默认值为0。（错）改正把0的单引号去掉。3、在结构体中定义一个全局变量（VARIABLES），可以在所有进程中使用。（错）改正“变量（VARIABLES）”改为“信号”。1、VHDL是否区分大小写不区分。2、DIGITAL_8标识符合法吗不合法。12_BIT标识符合法吗不合法。SIGNAL标识符合法吗不合法。3、结构体有三种描述方式，分别是数据流、行为、和结构化。4、请分别列举一个常用的库和程序包LIBRARYIEEE、USEIEEESTD_LOGIC_1164ALL。5、一个信号处于高阻（三态）时的值在VHDL中描述为Z。6、将一个信号WIDTH定义为一个4位标准逻辑向量为5SIGNALWIDTHSTD_LOGIC_VECTOR3DOWNTO0。7、/是不相等操作符，功能是在条件判断是判断操作符两端不相等。8、设D0为0,D1为1,D2为1,D3为0,D3B、RS232C、IEEESTD_LOGIC_1164D、IEEESTD107619932、IEEE于1987年公布了VHDL的（D）语法标准。3、A、IEEESTD10761987B、RS232C、IEEESTD_LOGIC_1164D、IEEESTD107619933、VHDL的设计实体可以被高层次的系统（D），成为系统的一部分。A、输入；B、输出；C、仿真；D、调用4、VHDL常用的库是（A）标准库。A、IEEE；B、STD；C、WORK；D、PACKAGE5、VHDL的实体声明部分用来指定设计单元的（D）10A、输入端口；B、输出端口；C、引脚；D、以上均可6、一个设计实体可以拥有一个或多个（B）A、设计实体；B、结构体；C、输入；D、输出7、在VHDL的端口声明语句中，用（A）声明端口为输入方向。A、IN；B、OUT；C、INOUT；D、BUFFER8、在VHDL的端口声明语句中，用（B）声明端口为输出方向。A、IN；B、OUT；C、INOUT；D、BUFFER9、在VHDL的端口声明语句中，用（C）声明端口为双向方向。A、IN；B、OUT；C、INOUT；D、BUFFER10、在VHDL的端口声明语句中，用（D）声明端口为具有读功能的输出方向。A、IN；B、OUT；C、INOUT；D、BUFFER11、在VHDL中用（D）来把特定的结构体关联一个确定的实体，为一个大型系统的设计提供管理和进行工程组织。A、输入；B、输出；C、综合；D、配置12、在VHDL中，45_234_278属于（A）文字。A、整数；B、以数制基数表示的；C、实数；D、物理量13、在VHDL中，88_670551_278属于（C）文字。A、整数；B、以数制基数表示的；C、实数；D、物理量14、在VHDL中，16FE属于（B）文字。A、整数；B、以数制基数表示的；C、实数；D、物理量15、在VHDL中，100M属于（D）文字。A、整数；B、以数制基数表示的；C、实数；D、物理量16、在VHDL中，可以用（B）表示数据或地址总线的名称。A、下标名；B、段名；C、总线名；D、字符串1117、在下列标识符中，（C）是VHDL合法的标识符。A、4H_ADDE；B、H_ADDE_；C、H_ADDER；D、_H_ADDE18、在下列标识符中，（A）是VHDL错误的标识符。A、4H_ADDE；B、H_ADDE4；C、H_ADDER_4；D、H_ADDE19、在VHDL中，（D）不能将信息带出对它定义的当前设计单元。A、信号；B、常量；C、数据；D、变量20、在VHDL中，（D）的数据传输是立即发生的，不存在任何延时的行为。A、信号；B、常量；C、数据；D、变量21、在VHDL中，（A）的数据传输是不是立即发生的，目标信号的赋值需要一定的延时时间。A、信号；B、常量；C、数据；D、变量22、在VHDL中，为目标变量赋值的符号是（C）。A、；B、；C、；D、23、在VHDL中，为目标信号赋值的符号是（D）。A、；B、；C、；D、24、在VHDL中，定义信号名时，可以用（C）符号为信号赋初值。A、；B、；C、；D、25、在VHDL的IEEE标准库中，预定义的标准逻辑位STD_LOGIC的数据类型中的数据是用（B）表示的。A、小写字母；B、大写字母；C、大或小写字母；D、全部是数字答案填空题1、设计实体；2、库、程序包、实体、结构体、配置；3、实体、结构体；4、事先声明；5、IEEE；STD_LOGIC_1164；6、实体声明、结构体；7、输入/输出端口、引脚；8、逻辑结构、逻辑功能；9、输入、输出、双向、缓冲；10、字母开头、下划线；1211、常量、变量、信号；12、；13、标量类型、复合类型、存取类型、文件类型；14、九；15、逻辑、算术、关系、并置；16、选择题1、A2、D3、D4、A5、D6、B7、A8、B9、C10、D11、D12、A13、C14、B15、D16、B17、C18、A19、D20、D21、A22、C23、D24、C25、B试卷3一、填空题1、集成度是集成电路一项很重要的指标，可编程逻辑器件按集成密度小于或大于（），可分为（）和（）两大类。2、高密度可编程逻辑器件HDPLD包括（）、（）、（）三种。3、按结构分类，PLD分为（）和（）两大类。其中（）基于EPROM、E2PROM和快闪存储器件，系统断电后编程信息（）；（）采用SRAM结构，系统掉电后编程信息（）。4、可编程逻辑器件中至少包含（）、（）、（）三种结构。5、ISP是指（）。二、选择题1、不属于PLD基本结构部分的是（）。A、与门阵列B、或门阵列C、与非门阵列D、输入缓冲器2、在下列器件中，不属于PLD的器件是（）。A、PROMB、PALC、SRAMD、PLA3、在下列可编程逻辑器件中，不属于高密度的是（）。A、EPLDB、CPLDC、FPGAD、PAL4、在下列可编程逻辑器件中，不属于低密度的是（）。A、PROMB、CPLDC、GALD、PAL5、在下列可编程逻辑器件中，属于易失性器件的是（）。13A、PROMB、CPLDC、FPGAD、PAL6、I