基于ATmega128的并行AD

基于ATMEGA128的并行AD（ADC0820）设计院系武汉理工大学华夏学院信息工程系指导老师钟学斌专业班级自动化1111学生姓名周攀二0一三年七月二十五日目录1、设计任务42、芯片简介421特点422引脚说明423工作原理524时序分析63、系统方案设计931信号输入处理模块的论证与选择932AD转换模块的论证与选择1033软件程序模块的论证与选择104、系统理论分析与计算1141信号输入处理电路的分析与计算1142AD转换电路的分析与计算1143软件程序的分析与实现115、电路设计1751系统总体框图1752信号输入处理电路原理图1853AD转换电路原理图1854电源196、测试方案与测试结果1961测试方案1962测试条件与仪器1963测试结果与分析19631测试结果（数据）19632测试分析与结论20附录1参考文献20附录2系统原理图211、设计任务设计制作一个AD转换电路，要求使用ATMEGA128对测量数据进行处理及显示。AD转换芯片要求使用先进的CMOS8位模数转换器ADC0820。2、芯片简介21特点8位分辨率差分基准输入并行微处理器接口在温度范围内转化及存取时间读方式25SMAX无需外部时钟或振荡器片内的采样与保持正负5伏电源22引脚说明引脚号名称I/O说明1ANLGLNI模拟输入端13CSI片选端。CS须保持低电平以便AD识别RD或WR27D0D7O数据端，3态数据输出10GND地9INTO中断在写读方式时，中断输出（INT）变低提示内部计数延迟时间TDINT完成及结果数据在输出锁定。典型的延迟时间TDINT是800NS，在WS上升缘后开始（见工作特性及图3）。如果RD在TDINT结束前变低则INT在TDRIL结束时变低且转换结果即可读出（见图2）。INT由RD可CS上升缘复位7MODEI方式选择。MODE通过类似下拉电阻的50A电流源与GND相连。当MODE低电平选择读方式。当MODE高电平则选择写读方式19NC无内部连接18OFLWO溢出指示端正常情况时OFLW是一逻辑高电平。可是如果模拟输入比VREF高，OFLW在转换结束时将变低。可用于级联两个或多个器件以提高分辨率（9或10位）8RDI读CS低电平的写读方式下，3态数据输出D0至D7在RD变低时被激活。通过在内部计数延迟时间结束之前读数据，RD也可用23工作原理ADC0820采用取样数据比较器技术及普遍用于许多高速转换器的快闪技术。应用两个4位快闪模数转换器完成8位输出。推荐的模拟输入电压范围是01V至VCC01V。小于VREF1/2LSB或大于VREF1/2LSB的模拟输入信号分别转换为00000000或11111111。基准输入是全差分的，其共模极限为电源决定。基准输入值决定模拟输入满量程范围。这允许ADC的增益通过改变VREF及VREF电压值而变化以便于比率转换。器件在两种方式下工作读及写读方式，可通过MODE选择。高4位快闪ADC通过同时工作的16个比较器测量输入信号。高精度的4位DAC这时从转换结果产生一离散的模拟电压。一段延迟时间后，第二组比较器根据输入电平及DAC输出间的模拟电压差完成低四位转换。每一个转换结果输入一个8位锁定电路并且在RD的下降沿输出至3态输出缓冲器。24时序分析只读模式。MODE处于低电平时，转换器被设为（只）读方式。在只读方式下，WR/RDY被用作输出且被认为是准备好端。在此状态，WR/RDY低电平且CS低电平指示器件忙。转换开始于RD的下降沿且在INT下降和WR/RDY恢复至高阻抗状态后16S内完成。此时数据输出亦从高阻抗状态转变为有效状态。数据读出后，RD处高电平状态，INT恢复高电平状态，数据输出恢复至高阻抗状态。写读方式当MODE处高电平状态，转换器被设为写读方式且WR/RDY被看作是写操作端。（1）模式一在此状态，WR/RDY低电平且CS低电平指示器件忙。转换开始于WR的上升沿且在INT下降的800NS内完成。保存CS低电平、WR高电平状态，RD读取信号要在INT下降前准备好，在INT下降沿开始读数据，数据输出亦从高阻抗状态转变为有效状态。数据读出后，RD处高电平状态，INT恢复高电平状态，数据输出恢复至高阻抗状态。（2）模式二此状态类似于模式一，WR/RDY低电平且CS低电平指示器件忙，转换开始于WR/RDY上升沿，大约在WR/RDY恢复高电平后800NS内完成。INT下降沿表示转换完成，此时，在RD的下降沿开始读数据，数据输出亦从高阻抗状态转变为有效状态。数据读出后，RD处高电平状态，INT恢复高电平状态，数据输出恢复至高阻抗状态。（3）模式三此工作方式操作简单，将CS、RD一直处低电平状态，转换开始于WR的上升沿，转换大约在800NS内完成，INT下降沿表示转换完成，数据可读出。INT为高电平状态时，数据输出呈高阻抗状态。在这种状态下，数据呈现的高阻态可以引起数据误读，影响精确度。3、系统方案设计本系统方案根据ADC0820的输入信号要求设计相对应的输入信号处理模块，并根据芯片的几种工作模式来选择芯片的连接电路以及程序的设计。程序的设计是由芯片驱动程序设计、采样数据处理程序设计、显示程序设计等三个模块组成。电路由运放比例缩小电路、电位抬高电路、反相等比跟随电路以及AD转换电路等电路模块组成。真有效值计算公式21KNTRMSKKVVTA31信号输入处理模块的论证与选择根据ADC0820的测量信号输入要求“02V至VCC02V”可见，输入信号要求单极性且峰峰值不得超过电源电压02V。一般的输入信号均为双极性，如果输入信号峰峰值很大就需要将其等比缩小并将其的基准电压值抬高。比例缩小电路方案一通过电阻网络缩小信号幅值。即通过分压电阻来实现，此方案对电阻的精确度要求很高，别电阻容易受温度影响，最后的结果误差可能很大，再者大电阻对信号的能量有损耗并且都含有一定的寄生电容，也会对分压效果有很大影响。所以放弃此方案。方案二通过运放缩小信号幅值。根据运放组成的比例放大电路的原理来构成比例缩小电路。即，只需要增/OFIVRVA大输入电阻的阻值以及减小反馈电阻的阻值来完成放大比例小于1的缩小。运放的精度比较高，且受外界影响比较小，所以选择此方案。通交隔直电容在缩小电路后面加一个47UF的电解电容，来防止抬高电位的直流量灌入缩小运放中。因为比例缩小运放的输出阻抗很小，而后一级的等比跟随输入阻抗很大，所以必需加通交隔直电容。抬高电位电路用分压电阻网络来完成。缓冲电路因为AD转换要求输出阻抗很小以免前段信号对模数转换模块产生较大影响，所以前级应加缓冲。同向比例放大器具有较大的输入阻抗，较小的输出阻抗，所以选择同向比例放大器作为缓冲级。32AD转换模块的论证与选择采用ADC0820写读方式的模式三进行实验。因为它的操作简单，在程序的设计里面要注意等待转换的完成，否则可能读到数据端口的高阻态而影响精确度。33软件程序模块的论证与选择由芯片驱动程序设计、采样数据处理程序设计、显示程序设计等三个模块组成。芯片驱动程序是根据时序分析里面，对写读方式的模式三的时序图来编写程序。采样数据处理是通过冒泡发得到数据中的最大值和最小值。通过均方根运算得到其真有效值。4、系统理论分析与计算41信号输入处理电路的分析与计算比例缩小FOIFIRVA同向放大42AD转换电路的分析与计算根据采样定理，；而工程上我们要求。所以2CIF4CIF采样频率设为300KHZ。采样点数设为300个。43软件程序的分析与计算实验程序/0820C/INCLUDEINCLUDEDEFINENULL0DEFINENUM300DEFINEUCHARUNSIGNEDCHARDEFINEUINTUNSIGNEDINTDEFINEULONGUNSIGNEDLONGDEFINECOM_ADC0820_DDRDDRADEFINECOM_ADC0820_PORTPORTADEFINEDATA_ADC0820_DDRDDRBDEFINEDATA_ADC0820_PORTPORTBDEFINEDATA_ADC0820_PINPINBDEFINECOM_ADC0820_CS0DEFINECOM_ADC0820_RD1DEFINECOM_ADC0820_WR_RDY2DEFINECOM_ADC0820_MODE3DEFINECOM_ADC0820_INT4DEFINECS_LCOM_ADC0820_PORTDOUBLEMAX,MINCHARRESULT6VOIDADC0820_INITCOM_ADC0820_DDR|BITCOM_ADC0820_CSCOM_ADC0820_DDR|BITCOM_ADC0820_RDCOM_ADC0820_DDR|BITCOM_ADC0820_WR_RDYCOM_ADC0820_DDR|BITCOM_ADC0820_MODEDATA_ADC0820_DDR0X00MODE_HCS_LRD_LWR_RDY_HCHARADC0820_READUCHARTEMP0WR_RDY_LDELAY_US400WR_RDY_HTEMPDATA_ADC0820_PINRETURNTEMPVOIDADC0820_DATA_SAVEUINTIFORI0IDATA_SAVEITEMP_MINDATA_SAVEIMAXTEMP_MAX/256050MINTEMP_MIN/256050CHARADC0820_DATA_EXCHANGEDOUBLEDATAULONGNULONGDATAULONGFDATAN100000RESULT0N0RESULT1RESULT2F/100000RESULT3F/1000100RESULT4F/100100RESULT5VRETURNRESULTVOIDADC0820_DISPLAYCHARP1NULLCHARP2NULLP1ADC0820_DATA_EXCHANGEMAXLCD1602_DISPLAY0X00,“MAX“LCD1602_DISPLAY0X000X06,P1P2ADC0820_DATA_EXCHANGEMINLCD1602_DISPLAY0X40,“MIN“LCD1602_DISPLAY0X400X06,P2VOIDMAINWHILE1ADC0820_INITLCD1602_INITADC0820_DATA_RANKADC0820_DISPLAYDELAY_MS1000/1602C/INCLUDEINCLUDEDEFINEUCHARUNSIGNEDCHARDEFINEUINTUNSIGNEDINTDEFINECOM_LCD1602_DDRDDREDEFINECOM_LCD1602_PORTPORTEDEFINEDATA_LCD1602_DDRDDRFDEFINEDATA_LCD1602_PORTPORTFDEFINECOM_LCD1602_RS0DEFINECOM_LCD1602_RW1DEFINECOM_LCD1602_E2DEFINERS_LCOM_LCD1602_PORTRW_LDATA_LCD1602_PORTCMDE_HDELAY_MS5E_LVOIDDATA_LCD1602UCHARDATARS_HRW_LDATA_LCD1602_PORTDATAE_HDELAY_MS10E_LVOIDLCD1602_INITDATA_LCD1602_DDR0XFFCOM_LCD1602_DDR|BITCOM_LCD1602_RS|BITCOM_LCD1602_RW|BITCOM_LCD1602_EE_LCOM_LCD16020X3FDELAY_MS10COM_LCD16020X01DELAY_MS10COM_LCD16020X0CDELAY_MS10COM_LCD16020X06DELAY_MS10VOIDLCD1602_DISPLAYUCHARADD,UCHARSHOWINTICOM_LCD16020X80ADDDELAY_MS10FORI0IINCLUDEDEFINEUCHARUNSIGNEDCHARDEFINEUINTUNSIGNEDINTVOIDDELAY_USUINTUSUINTI0FORUS0US_NOP_NOP_NOP_NOP_NOP_NOP_NOP_NOPVOIDDELAY_MSUINTMSUINTJUINTIFORI0IMSIFORJ0J1141J5、电路设计51系统总体框图衰52理减衰减电路抬高电路缓冲电路模数转换电路52信号输入处理电路原理图81432NE5JG0KVUF信V753AD转换电路原理图5V10UFKINDB234WR/Y6MOE78CSL9TGUAJP信54电源电源为AD芯片提供5V电源，为输入处理电路提供5V电源，确保电路的正常稳定工作。要确保正负极接法的准确性。6、测试方案与测试结果61测试方案将电路分级进行测试，也就是说，从方波振荡信号产生到最后波形合成，一级一级的检测。确认一级准确无误后，再接上下一级电路，测量前后两级是否正常工作。所有模块板子都要保证所有地线共线、电源线共线。62测试条件与仪器测试条件检查无误，硬件电路必须与系统原理图完全相同，并且检查无误，硬件电路保证无虚焊。测试仪器数字万用表、示波器、稳压电源、函数信号发生器。631测试结果（数据）FKHZVMAX源VMAX测VRMS源VRMS测5039039326527210039039226727515003903932682722010390391268270251039038726826930003903882682673515