基于FPGA的数字跑表设计

1基于FPGA的数字跑表设计报告草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼姓草鱼名PORK草鱼草鱼学草鱼号PORK草鱼草鱼指导老师PORK李颖草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼摘要PORK本文详细介绍了数字秒表的设计指标，鲤鱼设计思路，鲤鱼设计方案，鲤鱼系统电路设计，鲤鱼系统单元模块设计，鲤鱼系统硬件实现与测试的结果。草鱼草鱼一草鱼引言草鱼科技高度发展的今天，鲤鱼集成电路和计算机应用得到了高速发展。草鱼尤其是计算机应用的发展。草鱼它在人们日常生活已逐渐崭露头角。草鱼大多数电子产品多是由计算机电路组成，鲤鱼如PORK手机、PORKMP3等。草鱼而且将来的不久他们的身影将会更频繁的出现在我们身边。草鱼各种家用电器多会实现微电脑技术。草鱼电脑各部分在工作时多是一时间为基准的。草鱼本文就是基于计算机电路的时钟脉冲信号、PORK状态控制等原理设计出的数字秒表。草鱼秒表在很多领域充当一个重要的角色。草鱼在各种比赛中对秒表的精确度要求很高，鲤鱼尤其是一些科学实验。草鱼他们对时间精确度达到了几纳秒级别。草鱼草鱼二草鱼项目任务与设计思路草鱼草鱼草鱼草鱼草鱼草鱼本项目的任务是掌握使用VHDL语言的设计思想；PORK熟悉ISE软件的使用；PORK了解XILINX学生EDA实验板。草鱼了解草鱼EDA草鱼技术，鲤鱼对计算机系统中时钟控制系统进一步了解，鲤鱼掌握状态机工作原理，鲤鱼同时了解计算机时钟脉冲是怎么产生和工作2的。草鱼在掌握所学的计算机组成与结构课程理论知识时。草鱼通过对数字秒表的设计，鲤鱼进行理论与实际的结合，鲤鱼提高与计算机有关设计能力，鲤鱼提高分析、PORK解决草鱼计算机技术实际问题的能力。草鱼通过课程设计深入理解计算机结构与控制实现的技术，鲤鱼达到课程设计的目标。草鱼草鱼项目任务与设计思路草鱼草鱼草鱼草鱼草鱼本项目的指标PORK草鱼1、PORK跑表精度为001秒草鱼2、PORK跑表计时范围为PORK1小时草鱼3、PORK设置开始计时/停止计时、PORK复位两个按钮草鱼4、PORK显示工作方式PORK用六位BCD七段数码管显示读数。草鱼草鱼显示格式PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼三草鱼基于VHDL方法设计方案草鱼VHDL草鱼的设计流程主要包括以下几个步骤PORK草鱼1文本编辑PORK用任何文本编辑器都可以进行，鲤鱼也可以用专用的HDL编辑环境。草鱼通常VHDL文件保存为VHD文件草鱼2功能仿真PORK将文件调入草鱼HDL仿真软件进行功能仿真，鲤鱼检查逻辑功能是否正确。草鱼草鱼3逻辑综合PORK将源文件调入逻辑综合软件进行综合，鲤鱼即把语言综合成最简的布尔表达式。草鱼逻辑综合软件会生成EDF草鱼或EDIF草鱼的草鱼EDA草鱼工业标准文件。草鱼草鱼草鱼4布局布线PORK将EDF草鱼文件调入PLD草鱼厂家提供的软件中进行布线，鲤鱼即把设计好的逻辑安放PLD/FPGA草鱼内。草鱼草鱼5时序仿真PORK草鱼需要利用在布局布线中获得的精确参数，鲤鱼用仿真软件验证电路的时序。草鱼（也叫后仿草鱼真）草鱼通常以上过程可以都在草鱼PLD/FPGA草鱼厂家提供的开发工具。草鱼草鱼草鱼6器件编程。草鱼草鱼四草鱼系统电路设计草鱼分秒001秒3草鱼五草鱼系统单元模块设计草鱼一草鱼分频器草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼代码实现PORKFREQPROCESSCLK草鱼草鱼草鱼草鱼草鱼草鱼草鱼VARIABLE草鱼FCOUNT1,FCOUNT2INTEGERPORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼BEGIN草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼IF草鱼CLKEVENT草鱼AND草鱼CLK1草鱼THEN草鱼草鱼草鱼草鱼草鱼草鱼草鱼IF草鱼FCOUNT124000草鱼THEN草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼FCOUNT1草鱼DATA草鱼DATA草鱼DATA草鱼DATA草鱼DATA草鱼DATANULLPORK草鱼草鱼草鱼END草鱼CASEPORK草鱼草鱼草鱼END草鱼PROCESSPORK草鱼草鱼SHUMAPROCESSDATA草鱼BEGIN草鱼7CASE草鱼DATA草鱼IS草鱼WHEN草鱼“0000“草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼NULLPORK草鱼END草鱼CASEPORK草鱼END草鱼PROCESSPORK草鱼草鱼六草鱼系统硬件实现与测试草鱼一草鱼程序代码PORK草鱼ENTITY草鱼SZPB草鱼IS草鱼PORTCLKIN草鱼STD_LOGICPORK草鱼草鱼草鱼草鱼草鱼草鱼ALLOUTOUT草鱼STD_LOGIC_VECTOR6草鱼DOWNTO草鱼0PORK草鱼草鱼草鱼RSTIN草鱼STD_LOGICPORK草鱼草鱼草鱼CHOOSEOUT草鱼STD_LOGIC_VECTOR2草鱼DOWNTO草鱼0PORK草鱼草鱼草鱼INENIN草鱼STD_LOGICPORK草鱼草鱼草鱼OUTENOUT草鱼STD_LOGICPORK草鱼草鱼草鱼PAUSEIN草鱼STD_LOGIC草鱼草鱼草鱼草鱼草鱼草鱼PORK草鱼END草鱼SZPBPORK草鱼草鱼ARCHITECTURE草鱼OF草鱼SZPB草鱼IS草鱼SIGNAL草鱼CLK1,CLK2STD_LOGIC0PORK草鱼SIGNAL草鱼COUNT_1,COUNT_2,COUNT_3,COUNT_4,COUNT_5,COUNT_6STD_LOGIC_VECTOR3草鱼DOWNTO草鱼0”0000”PORK草鱼SIGNAL草鱼COUNT_SSTD_LOGIC_VECTOR2草鱼DOWNTO草鱼0”000”PORK草鱼SIGNAL草鱼DATASTD_LOGIC_VECTOR3草鱼DOWNTO草鱼0”0000”PORK草鱼草鱼BEGIN草鱼草鱼草鱼草鱼FREQPROCESSCLK草鱼草鱼草鱼草鱼草鱼草鱼草鱼VARIABLE草鱼CON1,CON2INTEGERPORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼BEGIN草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼IF草鱼CLKEVENT草鱼AND草鱼CLK1草鱼THEN草鱼草鱼草鱼草鱼草鱼草鱼草鱼IF草鱼CON123999草鱼THEN草鱼8草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼CON10PORK草鱼CLK1草鱼DATA草鱼DATA草鱼DATA草鱼DATA草鱼DATA草鱼DATANULLPORK草鱼草鱼草鱼END草鱼CASEPORK草鱼草鱼草鱼END草鱼PROCESSPORK草鱼草鱼SHUMAPROCESSDATA草鱼BEGIN草鱼CASE草鱼DATA草鱼IS草鱼WHEN草鱼“0000“草鱼LIGHT草鱼草鱼LIGHT草鱼草鱼ALLOUT草鱼草鱼ALLOUT草鱼草鱼ALLOUT草鱼草鱼ALLOUT草鱼草鱼ALLOUT草鱼草鱼ALLOUT草鱼草鱼ALLOUT草鱼草鱼ALLOUT草鱼草鱼NULLPORK草鱼END草鱼CASEPORK草鱼END草鱼PROCESSPORK草鱼草鱼草鱼草鱼草鱼OUTENINENPORK草鱼草鱼END草鱼SZPBPORK草鱼草鱼二草鱼仿真实现草鱼草鱼三草鱼下载过程PORK草鱼光标移至【GENERATE草鱼PROGRAMING草鱼FILE】后单击鼠标右键，鲤鱼然后单击【PROPERTIES】在打开的对话框的左侧栏选中【CONFIGURATION草鱼OPTIONS】将右侧的UNUSED草鱼IOB草鱼PINS这一项改为PULL草鱼UP，鲤鱼单击OK。草鱼在界面的左下角双击【草鱼GENERATE草鱼PROGRAMING草鱼FILE】，鲤鱼软件将自动对整个系统进行编译并生成可执行文件FRYALLBIT。草鱼将弹出的对话框关掉，鲤鱼双击【草鱼GENERATE草鱼PROM,草鱼ACE,OR草鱼JTAG草鱼FILE】在弹出的对话框中点击FINISH，鲤鱼在随后出现的对话框中选择FRYALLBIT，鲤鱼然后点击打开，鲤鱼在随后的对话框中点击BYPASS。草鱼右键单击左边图标选择PROGRAM，鲤鱼在随后的对话框中单击OK，鲤鱼文件将自动下载到开发板上，鲤鱼成功后，鲤鱼接入函数发生器进行测试。草鱼草鱼草鱼七草鱼过程故障分析与处理草鱼收获及改进意见草鱼在程序设计的起步阶段，鲤鱼由于对VHDL语言掌握不够，鲤鱼以及ISE软计使用不熟练，鲤鱼会出现各种小的语法错误和操作失误，鲤鱼通过一段时间的锻炼，鲤鱼程序设计的问题已经得到解决。草鱼草鱼在仿真阶段，鲤鱼出现信号为UUUUUUU的情况，鲤鱼经过排错发现，鲤鱼CLK1，鲤鱼CLK2，鲤鱼变量CON1，鲤鱼CON2都没有赋初值，鲤鱼修改之后仿真成功。草鱼草鱼11在程序执行阶段，鲤鱼由于EDA实验板的故障问题，鲤鱼部分拨动开