数字逻辑(邓建)课件

1,3.4CMOS电路的电气特性,逻辑电压电平直流噪声容限扇出速度功耗噪声静电放电漏极开路输出、三态输出,物理上的而不是逻辑上的,2,3.5CMOS稳态电气特性,逻辑电平和噪声容限,3,datasheet（数据表）,4,逻辑电平规格(典型值)VOHmin：Vcc-0.1VIHmin：Vcc*0.7VILmax：Vcc*0.3VOLmax：0.1上述值与表3-3可以一一对应，注意Vcc取4.5V输出电流分别为IOH=-20A,IOL=20A,直流噪声容限（DCnoisemargin）多大的噪声会使最坏输出电压被破坏得不可识别,5,AnythingthatdegradesthesignalE.g.,resistance,powersupplynoise,couplingtoneighboringwires,etc.Example:agate(driver)outputs5Vbut,becauseofresistanceinalongwire,receivergets4.5V,WhatisNoise?,6,NoiseMargins,Howmuchnoisecanagateinputseebeforeitdoesnotrecognizetheinput?,Indeterminate,Region,NM,L,NM,H,Input,Output,V,OH,V,DD,V,OL,GND,V,IH,V,IL,LogicalHigh,InputRange,LogicalLow,InputRange,LogicalHigh,OutputRange,LogicalLow,OutputRange,7,课堂练习题3.20表3-3,1.轻负载时NMH=4.4-3.15=1.25NML=1.35-0.1=1.252.重负载时NMH=3.84-3.15=0.69NML=1.35-0.33=1.02,8,题3.21中的图X3-21,某个反相器在最坏情况下的传输特性如图，它可用的高态直流噪声容限是多少?可用的低态直流噪声容限又是多少?（假设低态和高态的阈值为1.5V和3.5V）,9,题3.21,解答（Wakerly的答案）：High-statenoisemarginlookslikeabout1.2V=(4.7V-3.5V).Low-statemarginisabout1.0V=(1.5V-0.5V).,VIL=1.5,VIH=3.5VOH=4.75,VOL=0.25NMH=4.75-3.5=1.25(V)NML=1.5-0.25=1.25(V),10,课堂练习,题3.207(3e3.19)Howmuchhigh-stateDCnoisemarginisavailableinaCMOSinverterwhosetransfercharacteristicunderworst-caseconditionslookslikeFigure3-25?Howmuchlow-stateDCnoisemarginisavailable?(Assumestandard1.5-Vand3.5-VthresholdsforLOWandHIGH.),11,图3-25,Wakerly的答案1.4Vinbothstates,12,题3.207（3e3.19）,Wakerly的答案:1.4Vinbothstates,VIL=1.5,VIH=3.5VOH=4.95,VOL=0.1NMH=4.95-3.5=1.45(V)NML=1.5-0.1=1.4(V),13,带电阻性负载的电路特性,14,输出为低态时VOUT=VOHmin输出端提供电流sourcingcurrent能提供的最大电流IOHmax（拉电流：为负值）,16,题3.23表3-3,规定电流输入为正，输出为负。所以吸收电流为正，提供电流为负。,17,表3-4输出负载规格说明,同表3-3，电源510%V电源的HC系列,18,VOUT=H,VIN=L,VOUT=L,VIN=H,输出为低态时，估计吸收电流：,输出为高态时，估计提供电流：,19,带电阻性负载的电路特性,保证提供或吸收的电流小于门电路的规定值,负载导致输出特性变坏,20,非理想输入时的电路特性,上述电阻值均为假设，以简化分析。输出电压变坏（有电阻性负载时更差）更糟糕的是：输出端电流，功耗,21,题3.26,利用表3-3，估计74HC00的p通道和n通道的导通电阻。,22,题3.26,计算p通道和n通道的导通电阻。,Rp(on),Rn(on),23,题3.26解答(Wakerly),教辅：Rp(on)=(5.03.84)/0.004=290or,Rp(on)=(5.04.4)/0.00002=30K.(Thediscrepancyshowsthattheoutputcharacteristicofthisdeviceissomewhatnonlinear.)Rn(on)=0.330.004=82.5,教材：Rp(on)=(VDD-VOHminT)/|IOHmaxT|=(4.53.84)V/4mA=165Rn(on)=VOLmaxT/IOLmaxT=0.33V/4mA=82.5,24,题3.26Rp(on),(4.5-4.499)V/20A=50,(4.5-4.3)V/4mA=50,(4.5-3.84)V/4mA=165教材第74页,(4.5-4.4)V/20A=5K,建议采用典型值,25,题3.26Rn(on),0.1V/20A=5K,0.33V/4mA=82.5教材第74页,0.17V/4mA=42.5,0.001V/20A=50,建议采用典型值,26,扇出（fan-out）,在不超出其最坏情况负载规格的条件下，一个逻辑门能驱动的输入端个数。扇出需考虑输出高电平和低电平两种状态总扇出min（高态扇出，低态扇出）直流扇出和交流扇出,27,扇出（fan-out）当输出负载大于它的扇出能力时输出特性变差电流，功耗，温度升高传输延迟、转换时间变长,28,题3-25,当74HCOO驱动类似74ALSOO的输入端时，请确定它的低态和高态直流扇出(参考表3-3和表3-10)。,29,题3.25,表3-10TTL,30,题3.25,表3-354/74HC00,31,题3.25,表3-374HC00,表3-1074ALS00,高电平时：fanout_H=4mA/20A=4000A/20A=200低电平时：fanout_L=4mA/0.2mA=20所以整体扇出fanout=min(fanout_H,fanout_L)=20,第77页第2段,32,“所以，驱动TTL的HC系列