计算机组成与结构PPT课件(全)第6章中央处理器

1,第六章中央处理器,前言一、计算机的硬件系统二、控制器的组成三、微程序控制计算机的基本工作原理四、硬布线控制（掌握特点）五、流水线目标：理解并掌握指令的执行过程,2,Pentium,3,Pentium4,4,前言,1、CPU基本概念CPU中央处理单元，是英文CentralProcessingUnit的缩写。地位：是整个系统的核心。分类：8位、16位、32位、64位,5,2、CPU的组成,早期的计算机习惯把计算机分成运算器、控制器、存储器、输入设备和输出设备。随着集成电路的出现及其集成度的提高，出现了微处理器，微处理器把运算器与控制器集成在一个芯片上，通常称为中央处理部件。现在的CPU一般由三部分组成：控制单元、ALU、存储单元(cache、寄存器)。,6,3、CPU的主要技术指标,主频：CPU的时钟频率，即CPU进行运算时的工作频率。主频数值越高，CPU的速度越快。外频：即系统总线，CPU与周边设备传输数据的频率，具体是指CPU到芯片组之间的总线速度。倍频：原先并没有倍频概念，CPU的主频和系统总线的速度是一样的，但CPU的速度越来越快，倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上，而CPU速度可以通过倍频来无限提升。那么CPU主频的计算方式变为：主频=外频*倍频。,7,地址总线的宽度：CPU可访问的物理地址空间。数据总线宽度：CPU与其他设备之间一次能传输的数据量。制造工艺在硅材料上生产CPU时内部各元器件的连接线宽度，用nm表示。,8,片内缓存即L1Cache。集成在CPU核心内，用于CPU在处理数据过程中数据的暂时保存。由于缓存指令和数据与CPU同频工作，L1级高速缓存缓存的容量越大，存储信息越多，可减少CPU与内存之间的数据交换次数，提高CPU的运算效率。但因高速缓冲存储器均由静态RAM组成，结构较复杂，在有限的CPU芯片面积上，L1级高速缓存的容量不可能做得太大。,9,片外缓存即L2Cache。集成在CPU核心外。容量比L1Cache大。由于L1级高速缓存容量的限制，为了再次提高CPU的运算速度，在CPU核外部设置一高速存储器。,10,外部缓存即L3Cache。由于L1级高速缓存容量的限制，为了再次提高CPU的运算速度，在CPU外部（主板）放置一高速存储器，即三级缓存。工作主频比较灵活，可与CPU同频，也可不同。CPU在读取数据时，先在L1中寻找，再从L2寻找，然后是L3，再是内存，最后是外存储器。所以L3对系统的影响也不容忽视。,11,4、计算机工作过程,计算机进行信息处理分两个过程，首先将数据和程序输入到存储器中，然后从程序入口开始执行程序，执行完所有的程序，结束运行。程序入口指的是该程序开始执行的第一条指令的地址。计算机的工作过程可描述如下：,12,停机与停电,停机时电压仍正常,因此寄存器与存储器仍保持信息不变,重新启动后从程序停顿处继续执行.而停电后,寄存器与存储器的内已消失,加电后RESET信号重新自举操作系统。某些机器具有停电后自动再启动功能.停电时,依靠后备电源将主存储器内容,PC内容(断点地址)基层单位器内容以及状态字(例N,Z,V,C)等调入外存.当交流电源恢复正常时,具有自动再启动功能的计算机自动将外存的内容调入主存,并从断点继续工作。,13,一、计算机的硬件系统,以Intel80386为例来介绍计算机系统的组成。1、Intel80386微机系统Intel80386微处理器、控制器、时钟发生器、协处理器等部件组成的微机系统如下图所示。Intel80386是32位微处理器。,14,协处理器,微处理器,DMA控制器,准备好逻辑,中断控制器,存储器,I/O设备,总线,15,图中8个主要部件的主要功能如下：,（1）微处理器系统中主要的处理、控制部件，从存储器中取出的指令主要在微处理器中处理。,（2）时钟发生器机器加电时，首先由它产生整机复位信号（reset），使计算机各部件处于初始状态。,16,（3）协处理器它扩充了微处理器的指令系统，主要完成浮点数和高精度整数的运算，微处理器自动将取得的协处理器指令传送给协处理器。,微处理器与协处理器同步工作,17,（4）总线控制逻辑微处理器通过总线与存储器、输入输出设备交换信息。,18,（5）存储器存放数据和指令。,（6）输入输出系统完成输入输出操作。,19,（7）DMA控制器及中断控制器在CPU与I/O设备之间传送信息时，因为CPU的速度远远超过I/O设备的速度，因此，CPU采取分时并行工作，如下例。,20,例：在磁盘存储器（硬盘或软盘）与主存之间传送数据时，CPU照常工作，当磁盘存储器准备好数据时，向CPU发出一个DMA请求，此时CPU让出总线，让出主存的一个存取周期，完成相应的操作，然后继续原来的工作。这些工作由DMA控制器实现。,21,一些速度比磁盘存储器更慢的I/O设备，当准备好数据时，向CPU发出一个中断请求，当CPU接受请求后，中止当前正在执行的程序，转到中断处理程序，处理完相应的操作后，返回到原程序处继续执行原程序，这种方式称为程序中断方式。此工作由中断控制器实现。,22,（8）准备好（ready）逻辑当微处理器与存储器交换数据时，由于双方速度不一致，有时微处理器需要等待，ready信号是由存储器发向微处理器的，表示操作已经完成。,目前这些部件集成到微处理器中,23,2、80386结构及外部连线,80386包括指令部件、执行部件和存储器管理部件等。80386的引出端。参照P174。,Intel80386引出端信号,25,二、控制器的组成,2.1控制器的功能2.2控制器的组成与分类2.3指令执行过程,26,2.1控制器的功能,计算机的功能：执行程序。程序是依次排列起来的指令代码。控制器的功能：正确分步完成每条指令规定的功能。正确、自动地连续执行指令。进一步说控制器的功能是：向计算机各功能部件提供协调运行每一个步骤所需要的控制信号。,27,指令的执行过程简述,冯诺依曼计算机存储程序，设置内存来存放程序和数据，并在程序执行前存入。执行程序正确从程序首地址开始正确分步执行指令并形成下一条要执行的指令的地址。正确并自动地连续执行指令，直到最后一条指令。,28,每条指令的执行步骤,取指令读内存分析指令执行指令不同指令的操作内容差异很大检查有无中断请求有则响应中断，转入中断处理程序无则执行下条指令,形成下一条指令的地址,公共操作,公共操作,29,控制器的具体功能,1、取指令当程序已经在存储器中时，首先从程序入口取第一条指令，并发出指令地址及控制信号。2、分析指令对取得的指令进行分析，指出它要求做什么操作，并产生相应的控制命令。如果需要的操作数在存储器中，还要形成操作数地址。,30,3、执行指令根据分析指令时产生的操作命令和操作数地址形成相应的操作控制信号序列，通过运算器及I/O设备的执行，实现每一条指令的功能，其中包括对结果的处理、下一条指令地址的形成。,4、控制程序和数据的输入与结果输出,31,5、对异常情况和某些请求的处理当机器出现异常情况时，由相应的部件发出中断请求信号或DMA请求信号。CPU优先处理这两种请求。,32,2.2控制器的组成与分类,控制器的组成1、指令部件程序计数器、指令寄存器、指令译码器、地址形成部件2、时序部件脉冲源、启停控制逻辑、时序控制信号形成部件,33,1、指令部件,（1）程序计数器（PC）用来存放即将要执行的下一条指令的地址。具有加1或接收新值功能。有两种方法来形成指令地址，顺序执行程序的时候，通过PC加1来形成下一条指令的地址；需要改变程序的执行顺序时，一般由转移指令形成转移地址送到PC，作为下一条指令的地址。,34,（2）指令寄存器（IR）用来存放当前正在执行的命令。,（3）指令译码器（ID）对指令寄存器中的操作码进行分析，并产生相应的控制信号。,（4）地址形成部件,35,2、时序部件,（1）脉冲源脉冲源用来产生具有一定频率和宽度的时钟脉冲信号，为整个机器提供基准信号。,（2）启停控制逻辑启停控制逻辑的作用是根据计算机的需要，可靠地开放或封锁脉冲，控制时序信号的发生或停止，实现对整个机器的正确启动或停止。,36,（3）时序控制信号形成部件当机器启动后，在时钟作用下，根据当前正在执行的指令的需要，产生相应的时钟控制信号，并根据被控功能部件的反馈信号调整时序控制信号。,37,（4）指令执行步骤标记线路指明每条指令的执行步骤。,38,控制器的分类,微程序控制器硬布线控制器,39,微程序控制器,40,硬布线控制器,41,补充：CPU主要的寄存器,DR临时存放一条指令或一个数据字IR存放当前正在执行的一条指令PC存放下一条要执行的指令的地址AR保存当前CPU所访问的内存单元的地址,42,AC（GR）当ALU执行运算时，为ALU提供一个工作区。例：在执行一个加法运算时，先将一个操作数暂时放在AC中，再取出另外一个操作数，同AC中的内容相加，结果放回AC。PSW保存算术、逻辑指令运行或测试的结果建立的各种条件码内容。以便CPU能及时了解机器的运行状态和程序运行状态。,43,2004年上半年程序员试题,构成运算器需要多个部件，_(50)_不是构成运算器的部件。(50)A加法器B累加器C地址寄存器DALU(算术逻辑部件),C,44,2004年上半年程序员试题,程序计数器(或指令地址寄存器)属于CPU的_(51)_部件。(51)A运算器B控制器C存储器DI/O接口,B,45,2003年程序员试题,计算机的控制器是由多种部件组成的，其中不包括_(55)_。(55)A指令寄存器IRB程序计数器PC(指令指针寄存器IP)C算术逻辑单元ALUD程序状态字寄存器PSW,C,46,2003年高级程序员试题,CPU中的控制器是由一些基本的硬件构成的。_不是构成控制器的部件。A.时序部件和微操作形成部件B.程序计数器C.外设接口部件D.指令寄存器和指令译码器,C,47,2.3指令执行过程,1、组成控制器的基本电路计算机中的电路大致分两种：（1）触发器及由它组成的寄存器、计数器和存储单元等，特点是具有记忆功能。（2）门电路及由它组成的加法器、算术逻辑运算单元和各种逻辑电路。特点是没有记忆功能。,48,2、指令执行过程,例：一条加法指令的执行过程假设指令格式为：指令的功能是把寄存器rs中的一个数与存储器中的一个数相加，结果放在rd中。,图6.6运算器框图,50,例：一条加法指令的执行过程,取指令，送到指令寄存器，并分析指令计算数据地址，并送往地址寄存器,51,取数据进行加法运算，送结果，设置状态位,图6.7加法指令时序图,53,机器周期通常又称CPU周期或总线周期，通常把一条指令划分为若干个机器周期，每个机器周期完成一个基本操作。常指从内存读一个指令字的时间。指令周期：取出并执行完一条指令所需的时间。时钟周期：CPU操作的的最小单位。例：一条加法指令周期等于四个机器周期，每个机器包括两个时钟周期。,54,2004年上半年程序员试题,从基本的CPU工作原理看，若CPU执行MOVR1，R0指令，指令功能为把寄存器R0的内容送R1，则CPU首先要完成的操作是_A.（R0）R1B.PCARC.MDRD.DRIR,B,55,三微程序控制计算机的基本工作原理,产生控制信号有两种方法：微程序控制和硬布线控制。3.1微程序控制的基本概念3.2实现微程序控制的基本原理3.3微程序设计技术,56,3.1微程序控制的基本概念,微操作：一条指令的取出和执行可以分解成很多最基本的操作，这种最基本的不可再分割的操作称为微操作，又称为微命令。微指令：在微程序控制的计算机中，由同时发出的控制信号所执行的一组微操作称为微指令。微程序：微指令序列的集合就叫微程序。微周期：一条微指令所需的执行时间。,57,控制存储器：全部的微程序有机的组成在一起，存放在存储器中的。即控制存储器。,执行一条指令实际上就是执行一段存放在控制存储器中的微程序。,58,微程序控制器,图6.8CPU（运算控制器）逻辑框图,60,3.2实现微程序控制的基本原理,1、控制信号以加法指令为例，它分成四条微指令，每条微指令所需的控制信号如下：,61,（1）取指微指令,指令地址送地址总线PCAB发访存控制命令ADS，M/IO=1，W/R=0，指令送指令寄存器DBIR程序计数器+1PC+1,62,（2）计算地址微指令,取两个源操作数指令rs1GR，（rs1）ALU，dispALU加法运算+有效地址送地址寄存器ALUAR,63,（3）取数微指令,数据地址送地址总线ARAB，发访存控制命令ADS，M/IO=1，W/R=0，数据送数据寄存器DBDR,64,（4）加法运算和送结果微指令,两源操作数送ALUrsGR，（rs）ALU，DRALU加法运算+送结果rdGR，ALUrd,65,控制信号一览表,66,2、控制信号的产生,微指令最简单的组成形式是将每个控制信号用一个控制位来表示，当该位为1时，有控制信号，该位为0时，没有控制信号。微指令格式：,67,加法指令的微指令编码,68,3、微程序流程图,69,4、微程序控制器,基本工作过程：指令取入IR中后，译码，得到相应指令的第一条微指令的地址。此后，由微指令的下址字段指出下一条要执行的微指令的地址。微指令寄存器的控制字段的输出与受控制的门电路相连，提供控制信号。,70,微程序控制器简图,71,3.3微程序设计技术,进行微程序设计时注意的三个问题：（1）微指令字长尽可能短（2）微程序长度尽可能短（3）提高微程序的执行速度,3.3.1微指令的编译法3.3.2微程序流的控制3.3.3微指令格式3.3.4微程序设计语言,72,3.3.1微指令的编译法,微指令由两部分组成：控制字段和下址字段。控制信号字段编码；为每一条微指令分配在控制存储器中的微地址。这里介绍控制字段编码的四种方法：直接控制法、字段直接编译法、字段间接编码法和常数源字段法。,73,1、直接控制法,控制字段的每一位代表一个微命令，用0和1代表是否发出命令。优点：结构简单，并行性强，操作速度快。缺点：控制字段长。,74,2、字段直接编译法,微命令互斥互斥的微命令编成一组，降低微指令中的字段的长度。优点：微指令字长最短。缺点：要通过一个微命令译码器译码以后才能得到需要的微命令。,75,3、字段间接编码法,对直接译码的改进，进一步缩短微指令的长度，即一个字段的某些微命令要由另一字段中的某些微命令来解释。,76,4、常数源字段法,微指令中分配几位用于给出特定用途的有关数值。有时又称发射字段。,77,3.3.2微程序流的控制,微程序流的控制是指当前微指令执行完毕后，怎样控制产生后继微指令的微地址。产生后继微指令的微地址的方法有增量方法、增量与下址字段结合方式、多路转移方式、微中断方式。,78,1、增量方法,顺序执行微指令时，后继微地址由现行微地址加上一个增量(通常为1)；而在非顺序执行时则要产生一个转移微地址。机器加电后的微程序入口来自专门的硬件电路，控制实现取指令操作，然后由指令操作码产生后继微地址。若顺序执行，则现行微地址+1产生后继微地址;若遇到转移类微指令则由PC与形成转移微地址的逻辑电路组合成后继微地址。,79,80,2、增量与下址字段结合方式,将微指令的下址字段分成两部分：转移控制字段BCF和转移地址字段BAF，当微程序实现转移时，将BAF送PC，否则顺序执行下一条微指令(PC+1)。,81,82,BAF的长度有两种情况,与PC的位数相等；可以从控制存储器的任一单元取微指令。比PC短；考虑到转移点在PC附近，或者在控制存储器的某区域内，所以由原来的PC的若干位与BAF组合成转移微地址。比较：第一种情况，转移灵活，但增加了微指令的长度；第二种情况，转移地址受到限制，但可缩短微指令长度。,83,3、多路转移方式,多路转移：一条微指令存在多个转移分支的情况。在执行某条微指令时，可能会遇到在若干个微地址中选择一个作为后继微地址的情况。实现此功能的电路通常是由PROM（MAPROM，映像只读存储器）组成的。该存储器的特点是以指令的操作码作为地址输入，而相应的存储单元内容即为该指令的第一条微指令的入口地址。该存储器的容量等于或略大于机器的指令数，所以容量小，速度快。,84,在计算机中，有时要根据某些硬件状态来决定后继微地址，属于这些状态的可以是根据运算结果所置的标志位(N，Z，V，C)、计数器状态、数据通路状态等。根据一种状态(非0即1)来决定微地址可以有两种情况，即两路转移；而根据两种状态来决定微地址可以有四种情况，即四路转移。,85,4、微中断,微中断与程序中断的概念相似，在微程序执行过程中，一旦出现微中断请求信号，通常在完成现行指令的微程序后响应该微中断请求，这时中止当前正在执行的程序，而转去执行微中断处理程序，微中断请求信号是由程序中断请求信号引起的。设计人员在进行微程序设计时，已安排好微中断处理程序在控制存储器的位置，因此该微程序段的入口地址是已知的。当CPU响应微中断请求时，由硬件产生微中断程序的入口地址。当中断处理完毕后，再返回到原来被中断的程序。,86,3.3.3微指令格式,微指令的格式大体分两类：水平型微指令和垂直型微指令。1、水平型微指令一次能定义并执行多个并行操作控制信号的微指令。2、垂直型微指令微指令中有微操作码字段，由微操作码规定微指令的功能。,87,例：微指令字长16位，微操作码3位。,（1）寄存器寄存器传送微指令微指令格式第02位为微操作码字段第37位为源寄存器地址第812位为目标寄存器地址第1315位为其他字段，可协助本微指令完成其他控制功能,88,（2）运算控制型微指令,微指令格式微指令功能：按ALU字段指定的运算功能对两个输入进行运算第02位为微操作码字段第37位为左输入源地址第812位为右输入源地址第1315位为ALU字段，可选择8种运算,89,（3）移位控制型微指令,微指令格式功能：将寄存器中的数据按指定的移位方式进行移位，结果放在原寄存器中。移位方式：3位，可进行8种移位。,90,(4)访问主存微指令,微指令格式功能：将存储器中一个单元的信息送入寄存器或将寄存器中的数据送往存储器。,91,(5)无条件转移微指令,微指令格式：D为微指令的转移地址；S（1位）用来区分是无条件转移或是转微子程序微指令。功能：实现无条件转移或转微子程序功能。,92,(6)条件转移微指令,微指令格式：功能：根据测试对象的状态决定转移到D所指定的微地址单元，还是顺序执行下一条微指令。9位D字段不足以表示一个完整的微地址，但可以用来替代现行微地址PC的低位。,93,(7)其他,还有110与111两种操作码，可以用来定义输入/输出微操作或其他难以归类的杂操作，第315位可以根据需要定义各种相应的微命令字段。,94,水平型微指令与垂直型微指令的比较,(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则差。(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。(3)由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点。垂直型微指令则相反，微指令字比较短而微程序长。(4)水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。,95,3.3.4微程序设计语言,微汇编语言过程：微程序流程图微编程并分配微地址翻译为只有0和1的微程序并写入PROM,96,四硬布线控制的计算机,定义：控制信号通过逻辑电路直接连线产生，又称为组合逻辑控制。,4.1时序与节拍4.2操作控制信号的产生4.3硬布线控制与微程序控制的比较,97,硬布线控制器,98,两种控制器的简单比较,同：都用于控制指令的执行过程，并且使用几乎相同的执行步骤和几乎完全相同的控制信号，来完成对控制器之外的其他各功能部件的控制作用。异：实质性的差别在于处理指令各执行步骤的接续关系的方案和给出时序控制信号的办法完全不同，从而造成控制器的具体组成和运行原理、运行性能上的一些差异。,99,4.1时序与节拍,一条指令可分成取指、计算地址、取数、执行，在微程序控制方式中，每一步由一条微指令实现，硬布线控制方式中由指令的操作码直接控制并产生实现上述各过程所需的控制信号。,100,机器周期通常又称CPU周期，通常把一条指令划分为若干个机器周期，每个机器周期完成一个基本操作。节拍：一个机器周期分为若干个时间段，每一时间段对应一个电位信号，称为节拍电位信号。,101,一条指令通常在四个机器周期内完成。如何区分一条指令的四个周期？,两位计数器的译码器的四个输出来表示四个机器周期；或用四位触发器来分别表示四个周期。,102,用计数器译码器形成机器周期信号,103,每条指令的功能不同，所以所需的机器周期数可能就不相同，执行A指令时需要四个机器周期，因此计数器的变化规律是00011011；而执行B指令时仅需要三个机器周期(例如不用计算地址)，则计数器的变化规律为001011，据此可列出真值表。,104,计数器状态变化,105,cyA，cyB表示当前周期的计数器状态，cyA，cyB表示下一周期计数器状态。根据真值表列出表达式，对于A指令，其表达式为cyAcyAcyB+cyAcyB；cyBcyAcyB+cyAcyBcyB。对于B指令，其表达式为cyAcyAcyB+cyAcyBcyB；cyBcyAcyB。,106,时序计数器逻辑图,107,4.2操作控制信号的产生,1、操作码译码器功能：译出指令的功能例：操作码有7位，则可表示128条指令，可用一个7输入128输出的译码器。译码器的输出和机器的四个状态做为输入，使用逻辑电路产生操作控制信号，图示如下：,108,形成操作控制信号的逻辑电路图,109,2、控制信号的产生,一条加法指令的第一个机器周期所需要的信号的逻辑表达式：PCAB=加法指令cy1ADS=加法指令cy1M/IO=加法指令cy1W/R=加法指令cy1DBIR=加法指令cy1PC+1=加法指令cy1,110,对所有指令来说取指周期所需的信号都是一样的，所以可对上述信号的逻辑表达式修改如下：PCAB=cy1ADS=cy1M/IO=cy1W/R=cy1DBIR=cy1PC+1=cy1,111,同样，在计算地址周期cy2的信号逻辑表达式如下：rsGR=加法指令cy2（rs1）ALU=加法指令cy2,112,实现rs1GR，(rs1)ALU的逻辑图,113,3、硬布线控制器的组成,程序计数器和中断逻辑指令寄存器译码器节拍发生器组合逻辑电路,114,115,4.3硬布线控制与微程序控制的比较,1、实现微程序控制电路规整，速度慢；硬布线控制电路复杂，速度快。