CMOS集成电路工艺基础

第一章CMOS集成电路工艺基础,1、半导体材料：,N型半导体：N-NN+,P型半导体：P-PP+,2、CMOS集成电路工艺,氧化工艺,搀杂工艺,淀积工艺,钝化工艺,光刻和腐蚀工艺,3、CMOS集成电路工艺流程,本章主要内容,第一节集成电路材料1、材料分类：从电阻率上分，固体分为三大类。在室温下：金属：10E4cm,2材料的温度特性一般金属的导电能力随温度上升而下降，且变化不明显。但硅的导电能力随温度上升而增加，且变化非常明显。举个例子：Cu：30C100C增加不到一半（正温度系数）Si：30C20C增加一倍（负温度系数）,3半导体材料的主要特性,A）半导体的导电能力随所含的微量杂质而发生显著变化一般材料纯度在99.9已认为很高了，有0.1的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：21400cm如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999。则其电阻率变为：0.2cm。因此，可利用这一性质通过掺杂质的多少来控制硅的导电能力。,B）当半导体受到外界热的刺激时，其导电能力发生显著变化。利用此特性可以制作热敏器件。同时也要求半导体电路中必须要有温度补偿措施。C）半导体的导电能力随光照而发生显著变化，利用此特性可以制作光敏器件。D）半导体的导电能力随外加电场、磁场的作用而发生变化,4半导体材料介绍,A）Si化学周期表四族元素。材料来源丰富，价格便宜基于Si半导体的工艺技术已经相当成熟,B）砷化钾GaAs是III/IV族化合物材料比较贵，比Si片贵十几倍工艺制造比较成熟GaAs的集成电路具有更好的性能,C）磷化铟也是III/IV族化合物主要应用于光纤系统中制作发光器件和OEIC工艺制造技术不时非常成熟,5绝缘材料的作用在集成电路系统中，主要的绝缘材料有：SiO2、SiON、SiN4主要功能：1）器件之间、有源层、导线层之间的绝缘层。2）离子注入和热扩散时的隔离层3）生成器件表面的钝化层，保护器件不受外界的影响。,6金属材料的作用主要功能：1）器件本身的接触线2）器件间的互连线3）形成焊盘（PAD），封装接口目前最常用的是AL在高性能的芯片生产工艺采用Cu随着工艺的发展，线宽越来越细，采用低电阻率的金属和合金成为发展方向。金属布线层次越来越多，最多可达78层,第二节半导体基础知识,2.1半导体的晶体结构在硅或者锗晶体中,原子按一定规律排列。硅和锗的都是四价元素，原子的最外层轨道上有四个电子。这四个电子形成四个共价键,2.2本征半导体完全纯净、结构完整的半导体称为本征半导体。本征半导体中载流子的浓度在室温下：T300K,2.3、P型和N型半导体两种载流子：带负电荷的电子和带正电荷的空穴。当硅中掺入族元素P时，硅中多数载流子为电子，这种半导体称为N型半导体。当硅中掺入族元素B时，硅中多数载流子为空穴，这种半导体称为P型半导体。,第三节集成电路制造基本工艺3.1、氧化工艺*把裸露的硅片放高温氧气氛中,就会生成SiO2*氧化层可以分为栅氧和场氧*栅氧:它的厚度一般在几百A左右,对器件的性能影响大*场氧:它的厚度一般在几千A左右,绝缘和隔离的作用.,氧化炉,改进的氧化炉,3.2、掺杂工艺在衬底材料上掺入五价磷或三价硼，以改变半导体材料的电性能。形成N或P型半导体.掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。,1.扩散：扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或B的源放入炉管内。扩散分为两步：STEP1预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面。STEP2推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。实验分析表明：P的浓度分布可由下式表示：其中，NT：预淀积后硅片表面浅层的P原子浓度D：P的扩散系数t：扩散时间x：扩散深度只要控制NT、T、t三个因素就可以决定扩散深度及浓度。,2离子注入,其中：离子注入的分布有以下两个特点：1离子注入的分布曲线形状（Rp，p），只与离子的初始能量E0有关。并杂质浓度最大的地方不是在硅的表面，X0处，而是在XRp处。,Rp：平均浓度p：穿透深度的标准差Nmax=0.4NT/pNT：单位面积注入的离子数，即离子注入剂量,2离子注入最大值Nmax与注入剂量NT有关。而E0与NT都是可以控制的参数。因此，离子注入方法可以精确地控制掺杂区域的浓度及深度。,3.3淀积和刻蚀工艺淀积工艺主要用于在硅片表面上淀积一层材料，如金属铝、多晶硅及磷硅玻璃PSG(隔离互连层)等。3.3.1、金属化工艺淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一层铝膜。,3.3.2、淀积多晶硅淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。淀积PGS与淀积多晶硅相似，只是用不同的化学反应过程，这里不一一介绍了。,采用在700C的高温下，使其分解：,3.3.3、刻蚀材料淀积上去后,为了形成线条、接触孔、栅等图形，需要通过刻蚀把不需要的地方腐蚀掉。刻蚀分为湿法刻蚀和干法刻蚀。,3.4、钝化工艺在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。目前，广泛采用的是氮化硅做保护膜，其加工过程是在450C以下的低温中，利用高频放电，使和气体分解，从而形成氮化硅而落在硅片上。,3.5、光刻与腐蚀工艺光刻工艺是完成在整个硅片上进行开窗的工作。掩膜版和光刻胶：掩膜版：亮版和暗版由掩膜工厂制造光刻胶：正胶和负胶,光刻过程如下：1涂光刻胶2掩膜对准3曝光4显影5刻蚀：采用干法刻蚀（EryEatching）6去胶：化学方法及干法去胶(1)丙酮中，然后用无水乙醇(2)发烟硝酸(3)等离子体的干法刻蚀技术,光刻工艺的发展：70年代的光刻只能加工35m线宽，45wafer。那时的光刻机采用接触式的。如：canon，采用紫外线光源，分辨率较低。80年代发明了1：1投影式光刻机，可加工12m线宽，56wafer。代表产品有美国的Ultrotec。存在问题是：（1）Mask难做，要求平坦，不能有缺陷。（2）Wafer与Mask之间有间隙，使一些尘埃颗粒加入，造成影响。另外，有光折射产生。,投影式光刻机,80年代后期出现了WaferStepper，10:1或5:1，使芯片加工进入了0.8m的时代。代表产品有：美国的GCA，日本的Canon，Nikon及荷兰的ASM。另外，美国的KLA更加先进，它带有Mask检查及修正系统。它将Mask上的图形缩小5倍后投影到硅片上，因此，使缺陷缩小很多。它使用的光源仍是紫外线，但是用的是g-line，波长在436nm，可加工：0.81.0m（大生产），0.50.8m（科研）芯片。,90年代对Stepper的改进大致两个方面，一是在光源上：（1）用I-line的紫外线，波长在365nm，可加工0.50.6m的芯片。（2）若用准分子激光光源KrF下，波长大约248nm，可加工：0.250.5m（大生产），0.070.1m（科研）的芯片。（3）还有用电子束（EBeam）光源的，主要用于做Mask。二是在制作Mask上下功夫，并带有Mask的修正功能，可通过检测Mask上的缺陷，调整曝光过程。,3.6、外延生长外延生长是用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层,外延层（P-）,单晶硅,器件和IC都制作在外延层,第四节CMOS集成电路加工过程简介*硅片制备*前道工序*后道封装,4.1、MOS工艺*NMOS工艺*PMOS工艺*CMOS工艺#P阱CMOS工艺#N阱CMOS工艺#双阱CMOS工艺,4.2CMOS(P阱)工艺流程介绍,1P2MCMOS主要工艺步骤,第一步:掩膜1：P阱目标:制作P阱,具体步骤如下：1生长二氧化硅：,2P阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3去胶4掺杂：掺入B元素,形成P阱,第二步掩膜2：有源区(有器件的区域)淀积氮化硅光刻有源区场区氧化去除有源区氮化硅及二氧化硅生长栅氧淀积多晶硅,栅氧化层,第三步掩膜3：光刻多晶硅,第四步掩膜4：P+区(PMOS的D,S区)1、P+区光刻2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶,第五步掩膜5：N+区(NMOS的D,S区)1、N+区光刻2、离子注入P+3、去胶,第六步掩膜6：接触孔(