第三章逻辑门电路基础PPT课件_第1页
第三章逻辑门电路基础PPT课件_第2页
第三章逻辑门电路基础PPT课件_第3页
第三章逻辑门电路基础PPT课件_第4页
第三章逻辑门电路基础PPT课件_第5页
已阅读5页,还剩96页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

门电路概述半导体二极管的开关特性半导体三极管的开关特性半导体MOS管的开关特性TTL门电路CMOS门电路TTL电路与CMOS电路的接口,3.1概述,门电路:实现基本运算、复合运算的单元电路,如:与门、与非门、或,门电路中以高/低电平表示逻辑状态的1和0,获得高、低电平的基本原理,高/低电平都允许有一定的变化范围,正逻辑:高电平表示1,低电平表示0负逻辑:高电平表示0,低电平表示1,3.2半导体二极管门电路半导体二极管的结构和外特性(Diode),VI=VIHD截止VO=VOH=VCCVI=VILD导通VO=VOL=0.7V,高电平:VIH=VCC低电平:VIL=0,输入VI,输出Vo,3.2.1二极管的开关特性:,二极管的开关等效电路:,二极管的动态电流波形:,对二极管开关电路可得下列等效电路,如图3-1-3(a)(b)(c)。内阻rD,导通压降VON忽略rD忽略rD及VON,设VCC=5VVIH=3V;VIL=0V二极管导通时VDF=0.6V,规定2.4V以上为逻辑“1”,0.8V以下为逻辑“0”,3.2.2二极管与门,3.2.3二极管或门,VCC=5VVIH=3V;VIL=0V二极管导通时VDF=0.6V,规定2.4V以上为逻辑“1”,规定0.8V以下为逻辑“0”,3.3TTL门电路3.3.1半导体三极管的开关特性,双极型三极管的开关特性(BJT,BipolarJunctionTransistor),一、双极型三极管的结构管芯+三个引出电极+外壳,基区薄低掺杂,集电区低掺杂,发射区高掺杂,以NPN为例说明工作原理:,当VCCVBBbe结正偏,bc结反偏e区发射大量的电子b区薄,只有少量的空穴bc反偏,大量电子形成IC,二、三极管的输入特性和输出特性,VON:开启电压硅管,0.50.7V锗管,0.20.3V近似认为:VBE0.7V以后,基本为水平直线,特性曲线分三个部分放大区:条件VCE0.7V,iB0,iC随iB成正比变化,iC=iB。饱和区:条件VCE0,VCE很低,iC随iB增加变缓,趋于“饱和”。截止区:条件VBE=0V,iB=0,iC=0,ce间“断开”。,仿真见NPN.EWB,三、双极型三极管的基本开关电路,当:VI=VIL时,T截止,VO=VOH当:VI=VIH时,T导通,VO=VOL,i)当VIVON时,三极管导通;基极电流iB,当三极管处于饱和状态时的基极饱和电流为:,为保证三极管处于饱和应使:,*注意:处于饱和时小于处于线性放大区的值。等效电路:,图解分析法:,四、三极管的开关等效电路,截止状态,饱和导通状态,五、动态开关特性,从二极管已知,PN结存在电容效应。在饱和与截止两个状态之间转换时,iC的变化将滞后于VI,则VO的变化也滞后于VI。,六、三极管反相器,三极管的基本开关电路就是非门实际应用中,为保证VI=VIL时T可靠截止,常在输入接入负压。,当:VI=VIL时,T截止,VO=VOH当:VI=VIH时,T导通,VO=VOL,例3.4.1:计算参数设计是否合理,VIH=5VVIL=0V,=20;VCE(sat)=0.1V,VEE=-8V,10K,3.3K,1K,Vcc=5V,仿真见单管反相器-例.EWB,将发射极外接电路化为等效的VB与RB电路,当:,当:,又:,因此,参数设计合理,3.4TTL反相器的电路结构和工作原理一、电路结构,设,二、电压传输特性,需要说明的几个问题:,三、输入噪声容限,3.4.2TTL反相器的静态输入特性和输出特性,输入特性,输出特性,T5导通;T4截止。,2)输出为低电平特性,*当iL增大时,VOL线性增大,但斜率很小,iL16mA。,例:扇出系数(Fan-out),试计算门G1能驱动多少个同样的门电路负载。,一、传输延迟时间1、现象,3.4.3TTL反相器的动态特性,二、交流噪声容限,当输入信号为窄脉冲,且接近于tpd时,输出变化跟不上,变化很小,因此交流噪声容限远大于直流噪声容限。,(b)负脉冲噪声容限,(a)正脉冲噪声容限,三、电源的动态尖峰电流,1.两种静态下的电源负载电流不等空载条件下:,*Vo=Vol时,T2,5导通,T4截至,*Vo=VoH时,仅T1导通,,2、动态尖峰电流,3.5其他类型的TTL门电路,一、其他逻辑功能的门电路1.与非门,2.或非门,3.与或非门,4.异或门,二、集电极开路的门电路,1、推拉式输出电路结构的局限性输出电平不可调负载能力不强,尤其是高电平输出输出端不能并联使用OC门,2.OC逻辑门的特点及应用,.由于采用另外一组供电电源VCC,且一般VCCVCC,故可以提高输出逻辑高电平的电压值。.由于采用集电极开路输出,具有较大的电流驱动能力,而且可以输出端并联进一步增加电流输出能力.构成外部逻辑”线与”.,3、OC门的结构特点,OC门实现的线与,4、外接负载电阻RL的计算,三、三态输出门(ThreestateOutputGate,TS),三态门的用途,3.5.4TTL电路的改进系列(改进指标:),一、高速系列74H/54H(High-SpeedTTL)1.电路的改进(1)输出级采用复合管(减小输出电阻Ro)(2)减少各电阻值2.性能特点速度提高的同时功耗也增加,二、肖特基系列74S/54S(SchottkyTTL),1.电路改进采用抗饱和三极管用有源泄放电路代替74H系列中的R3减小电阻值2.性能特点速度进一步提高,电压传输特性没有线性区,功耗增大,三、低功耗肖特基系列74LS/54LS(Low-PowerSchottkyTTL)四、74AS,74ALS(AdvancedLow-PowerSchottkyTTL)2.5其他类型的双极型数字集成电路*DTL:输入为二极管门电路,速度低,已经不用HTL:电源电压高,Vth高,抗干扰性好,已被CMOS替代ECL:非饱和逻辑,速度快,用于高速系统I2L:属饱和逻辑,电路简单,用于LSI内部电路,3.6.1CMOS门电路一.MOS管的开关特性,1、MOS管的结构,S(Source):源极G(Gate):栅极D(Drain):漏极B(Substrate):衬底,金属层,氧化物层,半导体层,PN结,N沟道增强型:当加+VDS时,且VGSVGS(th)ND-S间形成导电沟道(N型层),VGS(th)N0,N型开启电压,P沟道增强型:当加-VDS时,且VGSVGS(th)PD-S间形成导电沟道(P型层),VGS(th)P3.4V时,一般TTL输出T4截止,与OC门同样。,例3.6.3用CMOS+电流放大(驱动)驱动TTL。,iB=IOH(CMOS)VOL=VCCRC(iB-nIIL)=VCCRC(IOH

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论