欧普客厅平板灯价格一种用于平板显示系统的ＬＶＤＳ接口驱动电路的设计

欧普客厅平板灯价格一种用于平板显示系统的接口驱动电路的设计 摘要：LVDS接口电路已成为平板显示系统信号传输的首选，被广泛应用于数字视频高速传输系统。本文设计了一个LVDS接口驱动电路，该驱动电路采用共模反馈环路使输出LVDS信号的共模电平稳定。在输入信号为800MHz情况下应用1stSilicon 0.35m CMOS混合信号工艺在 Cadence Spectre环境下对驱动器电路进行了仿真，结果表明所设计的驱动电路各项技术参数完全符合LVDS标准。 关键词：低压差分信号；接口电路；驱动器 ：TN782 ：A Design of a LVDS Interface Driver for Panel Display System ZHANG Tao, SHU Lin-feng, ZHENG Dong-jun, WANG Jing, YAN Jin-chong (College of Information Science and Engineering, Wuhan University of Science and Technology, Wuhan, Hubei 430081, China ) Abstract: LVDS has bee a popular choice for high-speed serial links in large-sized display units. This paper presents the design and implementation of I/O interface driver circuit. A CMFB (mon mode feedback) circuitry is utilized in the driver to stabilize the mon mode in a predefined range. Simulation results show the driver is fully patible with the IEEE standard for LVDS. A simulated waveform at 800MHz is given. Keywords: LVDS；I/O；driver 引言 传统的模拟或数字LCD控制器视频界面随着数据传输速度的提高会产生难以解决的高电磁干扰、高功耗问题。目前存在的点对点物理层接口如RS422、RS-485、SCSI以及其它数据传输接口标准由于其在速度、噪声/EMI、功耗、成本等方面所固有的限制越来越难以胜任，采用新的技术解决I/O接口问题成为必然趋势1-2。低压差分信号（LVDS）因其信号摆幅低，故大大提高了传输速度，减小了功耗，LVDS以差分形式传输信号故具有低噪声、低电磁干扰，采用CMOS工艺制造的LVDS接口电路集成度高，具有良好的兼容性且成本低廉，LVDS的出现为解决数字视频系统数据传输瓶颈问题提供了可能。 LVDS接口电路已经成为平板显示系统和LCD控制器输出接口的首选，被广泛应用于数字视频高速传输系统。 基于LVDS标准（IEEE STD.1596.3）的接口传送电路一般由CMOS串行化器和LVDS驱动器组成。CMOS串行化器将并行CMOS数据按一定的时钟速率转换成串行数据提供给LVDS驱动器，LVDS驱动器用来发送串行LVDS数据以及LVDS传输时钟，将数据和时钟同时发送给LVDS接收电路3。 1LVDS系统设计 LVDS信号传送系统由一个恒流源（典型值为3.5mA）驱动一对差分信号线组成，图1所示为LVDS驱动器原理图。 M1、M2、M3和M4是尺寸工艺相同的NMOS晶体管，工作于开关状态。驱动器由一个恒流源（350mA）驱动一对差分信号线组成，输出接终端匹配电阻，构成回路。M1、M4和M2、M3在信号的作用下轮流导通和截止,在输出端产生3.5mA的回路电流。由于接收端有很高的直流输入阻抗，驱动电流将全部流经100的终端电阻在 _输入端产生约350mV的压降。当驱动状态反转时,流经终端电阻的电流方向改变,于是在接收端产生了一个有效0或1的逻辑状态，从而把一位CMOS信号转换成了LVDS信号。 LVDS标准4（IEEE STD.1596.3）要求稳定的共模电压，文献5和传统的设计中多采用由两个大电阻构成的分压器实现共模电压的稳定5。采用大的电阻是为了降低其上的电流,但在CMOS工艺中大电阻需要特别大的版图面积或者片外分离元件，这两种选择都不利于节省芯片设计和制造的成本6。 带共模反馈的LVDS接口驱动电路设计 由于输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，为了达到LVDS标准技术参数要求并确保输出信号的稳定，本文提出增加共模反馈网络来检测两个输出端的共模电平，从而实现共模电压的稳定。LVDS标准中规定输出共模电平的范围为1.1251.275V，本设计取中间值1.2V 作为参考电压，即共模电平 为1.2V，因此要求设定参考电压 为1.2V。 图2是带共模反馈（CMFB）的LVDS接口驱动电路。 图2中MU、ML 分别是3.5mA电流源和电流沉，当Vin1为高电平、Vin2为低电平时，M1、M3导通而M2、M4截止，电流流过终端电阻（设为 term）产生约350mV的LVDS电压。同样，当Vin1为低电平、Vin2为高电平时，M1、M3截止而M2、M4导通，电流流过终端电阻term产生约350mV的LVDS电压。 图2中共模反馈网络由M13、M14、M18、M17和M19构成的简单比较电路组成，电路中需要的1.2V和0.8V参考电压可由带隙电路提供。 如图2所示，电阻R1和R2将驱动器的输出Vout1和Vout2的电压传到反馈电路与1.2V的电压VREF相比较。假设in2=1,in1=0,此时M3和M2导通电流为I，则驱动器的共模电压VCM由式（1）确定： REF，则M18的漏电压会增大，从而MU的漏电压降低，电流I会增大，由式（1）可知，当电流I增大，共模电平V会降低。可见，共模反馈环路稳定了LVDS驱动器输出信号的共模电压。 LVDS驱动器的仿真结果及分析 应用1stSilicon 0.35m CMOS混合信号工艺，对图2在Cadence Spectre环境下仿真，输入信号速率为1.0Gbps，仿真结果如图3所示，Vout1和Vout2为LVDS的输出信号。图4为两路LVDS信号的共模信号仿真结果，图5为驱动器输出的LVDS信号波形。 将仿真结果与LVDS标准要求进行比较：Vout1、Vout2的幅度范围为1.02V1.38V，差分输出电压VOD为360mV，在LVDS 规定的250mV450mV的范围内；共模输出电压VOS为1.209V1.211V，在LVDS标准规定的1.125V1.275V范围内。由仿真结果可知，设计的驱动器可以在高达800MHz频率下准确传送LVDS信号，且输出信号摆幅、共模电平等各项指标都满足LVDS标准。 本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 结论 设计了一个应用于平板显示系统的LVDS驱动器。设计中为了保持LVDS输出信号共模电平Vos的稳定而引入了共模反馈环路。在输入信号为1.0Gbps情况下应用0.35m CMOS混合信号工艺在Cadence Spectre环境下对LVDS驱动器电路进行了仿真。对仿真结果进行详细分析并将仿真得到的性能指标和LVDS标准所要求的性能指标进行了对比，结果表明，所设计的LVDS驱动器信号传输速率可达800MHz且输出信号电平稳定，完全满足LVDS标准技术参数要求。 _ 1 National Semiconductor LVDS Owners Man- ual, National Semiconductor Corp., xx. 2 倪春波，应建华，刘三清，等.LVDS高速I/O接口电路设计J .华中科技大学学报（自然科学版），xx，31（10）：13-15. 3 黄哓敏.LVDS驱动器电路设计及硬件实现D . 武汉：华中科技大学，xx. 4 IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI), 1596.3 SCI-LVDS Standard, IEEE Std. 1596.3-1596.4. 5 A. Boni, A. Pierazzi, D. Vehi, LVDS I/O interface for Gb/s-per-pin operation in 0.35-um CMOS Solid-State Circuits, IEEE Journal of, Vol. 36 Issue: 4, pp. 706 -71