数字集成电路_完整7ppt课件

.,1,第七章传输门和动态逻辑设计,7.1基本概念7.2CMOS传输门逻辑7.3动态D锁存器和D触发器7.4多米诺逻辑,.,2,7.1基本概念,传输管任务：当门处于导通状态时，将一个输入信号保持不变地传递到输出节点当门关闭时，输出进入高阻态并保持其先前的值端口：一个输入，一个输出，用来控制器件是否开启的第三个端口,.,3,NMOS和PMOS传输管结构,.,4,NMOS和PMOS传输管结构（续）,.,5,NMOS传输门的结构,.,6,NMOS传输门的结构（续）,.,7,PMOS传输门的结构,.,8,时钟馈通,.,9,电容馈通的动态电路效应,.,10,动态电荷共享,.,11,电荷共享的例子,例：计算下图中，下列情况下由于电荷共享效应导致V1和V2的最终电压值，采用0.13m工艺参数。C1=100fF，C2=20fF，V1=0，V2=1.2VC1=20fF，C2=20fF，V1=0，V2=1.2VC1=20fF，C2=100fF，V1=0，V2=1.2V,.,12,电荷丢失的途径,电荷丢失的四种途径：电荷共享电荷泄漏源/漏极结的反偏泄漏电流（电流较小，取决于结面积）亚阈值电流电容性耦合引起的噪声注入粒子撞击,.,13,7.2CMOS传输门逻辑,.,14,对低电平和高电平信号的传输,.,15,使用CMOS传输门的多路器,.,16,用CMOS传输门实现异或门和同或门,.,17,两级和单级的多路器,.,18,多路器形式逻辑的错误情况,.,19,多路器形式逻辑的错误情况（续）,.,20,使用CMOS传输门实现或功能和与功能,.,21,用传输门实现功能,.,22,用传输门实现功能（续）,.,23,传输门和标准门的组合,.,24,CMOS传输门的RC模型,.,25,上升和下降情况下NMOS和PMOS的导通电阻,.,26,传输门的导通电阻,传输VDD时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：传输0V时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：传输门的导通电阻：,.,27,关断和导通状态下的传输门电容,.,28,有驱动和负载的传输门,.,29,传输门构成的多路器1的路径延迟,.,30,传输门构成的多路器2的路径延迟,.,31,传输门的逻辑强度计算,.,32,3X传输门的逻辑强度计算,.,33,驱动CMOSTG的与非门的逻辑强度,.,34,7.3动态D锁存器和D触发器,简单D锁存器的演进,.,35,使用传输门实现的CMOSD锁存器,.,36,实现D锁存器的CMOS典型电路,.,37,正沿触发的D型触发器,.,38,7.4多米诺逻辑,从静态门到动态门的演化,.,39,动态门的实现,例：用动态逻辑实现一个3输入或非门，并解释它是如何工作的。调整晶体管尺寸使其与传统的CMOS反相器具有相同的延迟（PMOS8:2，NMOS4:2）。,.,40,动态门的一般结构,.,41,动态门之间的连接,.,42,动态门之间的连接,.,43,多米诺门的级联,.,44,用多米诺逻辑实现加法器功能,例：在多米诺逻辑中实现功能。假设可以作为门的稳定输入。,.,45,静态门和动态门逻辑强度的比较,.,46,多米诺逻辑的局限性,多米诺逻辑的主要问题：由于电容上电荷的丢失而可能使逻辑发生混乱,.,47,多米诺逻辑中电荷共享的例子,.,48,用保持器最小化电荷共享