数字电路--触发器原理.ppt

第五章触发器,5.2SR锁存器,5.3电平触发的触发器,5.4脉冲触发的触发器,5.1概述,5.5边沿触发的触发器,5.6触发器的逻辑功能及其描述方法,5.1概述,一、概念：,1.触发器：2.现态：3.次态：,能够存储1位二值信号的基本单元电路称为。,触发器接收输入信号之前的状态，用Q或Qn表示。(初态),触发器接收输入信号之后的状态，用Q*或Qn+1表示。,二、触发器的两个基本特点：,1.具有两个稳定状态0状态和1状态2.能够接收、保存和输出信号,三、触发器的分类,基本触发器时钟触发器,1.按有无动作的统一时间节拍（时钟脉冲）分,2.按照电路结构不同，触发方式分,电平触发器脉冲触发器边沿触发器,3.按照控制方式不同，逻辑功能不同，触发器可分,SR触发器JK触发器D触发器T触发器T触发器,4.按电路使用开关元件不同，分,TTL触发器CMOS触发器,5.根据是否集成，分,分立元件触发器集成触发器,6.根据存储数据的原理不同，分,静态触发器：靠电路状态的自锁存储数据动态触发器：通过在MOS管栅极输入电容上存储电荷来存储数据,第五章触发器,5.2SR锁存器,5.3电平触发的触发器,5.4脉冲触发的触发器,5.1概述,5.5边沿触发的触发器,5.6触发器的逻辑功能及其描述方法,5.2SR锁存器,一、用或非门组成的SR锁存器,（一）电路结构及逻辑符号,信号输入端，高电平有效。,Q、是两个互补的信号输出端，表示触发器的状态,（二）工作原理,特性表：,二、用与非门组成的SR锁存器,（一）电路结构及逻辑符号,信号输入端，低电平有效。,Q、是两个互补的信号输出端，表示触发器的状态,小圆圈表示用低电平作输入信号或叫低电平有效,(二)工作原理,1、电路有两个稳定状态,2、电路接收输入信号过程(低电平信号),（1）接收置0信号过程,（2）接收置1信号过程,（2）信号同时撤消时状态不定.(出现竞态现象,可能是0状态,也可能是1状态),6,7,9,8,next,电路无输入信号，即时，有两个稳定状态：,1,1,10,0,ok,0,1,1,0,01,1,ok,1,1,1,0,11,不变,1,0,ok,0,1,1,00,不用,？,ok,（三）逻辑功能表示方法,特性表：反映触发器次态Q*与现态Q和输入R、S之间对应关系的表格。,特性方程：,(用与非门组成),SR锁存器的特性表：,特性方程：,SR锁存器：电平直接控制着触发器输出端的状态(电路抗干扰能力低)；具有置0、置1和保持功能。,SR锁存器叫做直接置位、复位锁存器。,画时序图(波形图)：在SR锁存器电路中，已知输入电压波形，试画出输出端对应的电压波形。,第五章触发器,5.2SR锁存器,5.3电平触发的触发器,5.4脉冲触发的触发器,5.1概述,5.5边沿触发的触发器,5.6触发器的逻辑功能及其描述方法,5.3电平触发的触发器,一、电平触发SR触发器（同步SR触发器）,(一)与非门构成的同步SR触发器,1、电路组成及逻辑符号,R、S是输入信号；CP是输入控制信号(时钟脉冲)与非门G1、G2构成锁存器，与非门G3、G4是控制门,CP=0时，控制门G3、G4被封锁，锁存器保持原来状态不变；CP=1时，控制门被打开，输入信号被接收，且工作情况同由与非门组成的锁存器。,2、工作原理：,特性表、特性方程：,3.主要特点：,(1)时钟电平控制,CP=0时触发器保持状态不变；CP=1时的全部时间里S和R的变化都将引起触发器输出端状态的变化，即同步SR触发器存在空翻现象，不能作计数器。,空翻：CP=1期间输入多次变化会引起触发器输出状态发生多次变化的现象。,(2)R、S之间有约束,CP=1期间，R、S同时撤消，出现竞态现象，触发器状态不定；,RS1时，CP突然撤消(由1到0)，出现竞态现象，触发器状态不定。,(二)带异步置位、复位端的同步RS触发器,电路结构及逻辑符号：,端：异步置位（置1）端端：异步复位（置0）端,触发器在时钟信号控制下正常工作时应使异步端处于高电平。,异步输入端作用：预置触发器的初始状态；在工作过程中强行置位和复位触发器。,当0时，,当0时，,触发器被复位到0状态,触发器被置位到1状态,画波形图：,二、电平触发D触发器（D型锁存器）,(一)电路组成：,(二)工作原理：,CP=1期间有效,(三)主要特点：,1、时钟电平控制，无约束问题,CP0期间，触发器保持原来状态；CP1期间，D1则Q*1；D0，则Q*0；触发器可以置1、置0。,2、CP1时跟随，下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。,第五章触发器,5.2SR锁存器,5.3电平触发的触发器,5.4脉冲触发的触发器,5.1概述,5.5边沿触发的触发器,5.6触发器的逻辑功能及其描述方法,工作原理,1、接收输入信号过程,1,0,一、主从SR触发器,5.4脉冲触发的触发器,从触发器控制门G3、G4封锁，其状态保持不变。,CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：,0,1,2、输出信号过程,特性方程,CP下降沿到来时(10)，,主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。,逻辑符号,CP是时钟脉冲端；,S、R信号输入输；,2、R、S之间有约束,R、S同时由1跳变到0，出现竞态现象，触发器状态不定；,RS1时,CP下降沿到来,出现竞态现象,触发器状态不定。,主要特点,1、主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发器翻转的特点。,注意：,1、在CP的一个变化周期中，主从RS触发器输出端的状态只可能改变一次,并且是在CP下降沿到来时改变；,2、CP1期间，若R、S保持不变，则从触发器状态按特性表；若R、S多次变化，则从触发器状态须考虑CP1期间主触发器的变化。,3、CP0期间，无论R、S状态如何，主触发器状态不再改变，则从触发器状态不可能改变。,CP=1期间，R=S=1，则,CPSR,代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：,将,主从JK触发器没有约束。,二、主从JK触发器,特性表,逻辑符号,主要特点,主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。,注意：,CP=1期间,JK保持不变,从触发器状态按特性表；,CP=1期间,JK多次变化,主触发器状态只变化一次(只翻转一次),CPJK,第五章触发器,5.2SR锁存器,5.3电平触发的触发器,5.4脉冲触发的触发器,5.1概述,5.5边沿触发的触发器,5.6触发器的逻辑功能及其描述方法,5.5边沿触发的触发器,边沿触发器-,数字集成电路中边沿触发器电路主要有：利用CMOS传输门的边沿触发器维持阻塞触发器利用门电路传输延迟时间的边沿触发器,触发器的次态仅仅取决于CP信号边沿到达时刻输入信号的状态。提高了触发器的可靠性，增强了抗干扰能力。,一、利用CMOS传输门的边沿触发器,(一)电路结构及逻辑符号,具有主从结构形式，包含主触发器和从触发器两大部分及其控制门。属边沿控制的电路。,一、利用CMOS传输门的边沿触发器,(一)电路结构及图形符号,边沿触发的动作特点在图形符号中以CP输入端处的“”表示.,边沿D触发器的特性方程为：,保持,特性表,带异步置位、复位端的CMOS边沿触发器,当1时，,当1时，,触发器被复位到0状态,触发器被置位到1状态,SD端：异步置位（置1）端RD端：异步复位（置0）端,(二)主要特点：,1、CP边沿触发，输出端状态的转换发生在CP的上升沿，而且触发器所保存下来的状态仅仅取决于CP上升沿到达时的输入状态。2、抗干扰能力强。3、只具有置1、置0功能。,(三)例题分析,例：在CP上升沿触发的边沿触发器中，CP、D、SD、RD的波形已知，试画出Q端波形。假定触发器初始状态Q0。,解：由边沿触发器动作特点知，触发器的次态仅仅取决于CP上升沿到达时D端状态。,CPDSDRDQ,二、维持阻塞触发器,三、利用传输延迟时间的边沿JK触发器,CP端：有小圆圈表示下降沿触发无小圆圈表示上升沿触发,CP下降沿时刻有效,特性表,思考题：,例：已知JK触发器输入端CP、J、K波形如图，试完成下面时序图。,第五章触发器,5.2SR锁存器,5.3电平触发的触发器,5.4脉冲触发的触发器,5.1概述,5.5边沿触发的触发器,5.6触发器的逻辑功能及其描述方法,5.6触发器的逻辑功能及其描述方法,一、时钟触发器功能分类,按照在时钟脉冲操作下电路逻辑功能不同，分为,RS型触发器JK型触发器D型触发器T型触发器T型触发器,触发器的逻辑功能表示方法：,特性表、特性方程、时序图、状态转换图,状态转换图：,具有形象直观的特点，它把触发器的状态转换关系及转换条件用几何图形表示出来。用填有0和1的两个圆圈代表触发器的两个状态，箭头表示状态转换方向。箭头线旁边斜线左上方标注输入信号值(转换条件),RS触发器特性表：,RS触发器的状态转换图：,(一)T型触发器,T触发器：在CP的作用下，根据输入信号T情况的不同，凡