第6章+存储器.PPT.ppt

第六章存储器,本章主要教学内容半导体存储器的基本概念读写存储器RAM的分类与编程结构只读存储器ROM的编程结构主存储器的设计存储体系,本章教学目的及要求理解半导体存储器的分类、性能指标和基本结构；掌握读写存储器RAM分类与编程结构；熟悉只读存储器ROM的编程结构；掌握主存储器的设计方法；熟悉存储体系的构成。,6.1概述,存储器是计算机的重要组成部分；有了存储器，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来，从而使计算机系统脱离人的干预，自动完成信息处理的功能。6.1.1存储器的分类6.1.2半导体存储器的性能指标6.1.3半导体存储芯片的基本结构,6.1.1存储器的分类,1.按与CPU的耦合关系分类内部存储器（内存或主存）：内存设置在主机内，CPU可对其直接访问；用于存放当前正在使用或需要经常使用的程序和数据（包括中间结果、缓冲区及堆栈等）；内存存取速度快，但容量较小。,外部存储器（外存或辅存）：外存设置在主机外部，CPU不能对其直接访问；外存存放CPU暂不处理的程序和数据；当CPU要处理这些信息时必须通过辅助软、硬件将其调入内存；外存容量可做到很大，但相对内存的存取速度慢。缓冲存储器（缓存）位于主存与CPU之间，CPU可对其直接访问；存取速度非常快，存储容量最小；用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。,2.按构成存储器的器件和存储介质分类半导体存储器：具有速度快、体积小（集成度高）、功耗小、价格低等优点；目前计算机的内存和缓存主要采用半导体存储器。磁、光介质存储器：种类繁多、形式各异，如磁芯存储器、磁泡和磁表面存储器（软盘、硬盘、MO）以及光盘存储器（CD、CD-RW、DVD）等；主要用于构成计算机的外存。,3.按存取方式分类只读存储器（ROM）：只能读出存储的信息而不能写入或者写入速度很慢，用于工作时不需要写入信息的存储器件；断电后，ROM的信息保留不变，又称非易失性存储器，或非挥发性存储器；ROM又可按使用特点分为：掩膜（MASKROM），可编程（PROM），可擦除（EPROM或UVEPROM），电可擦除（EEPROM），以及由FlashMemory构成的新型ROM（快闪存储器）。在计算机中又可统称为FIREWARE；不同类型的ROM在编程方式、制作成本和应用场合等方面各有千秋。,随即存取存储器（RAM）：使用过程中可随时读、写信息；断电后，存储信息消失，又称易失性存储器，或挥发性存储器；RAM按制作工艺分为：双极型和场效应管型。场效应管MOSRAM集成度高，成本低，低功耗，速度相对于双极型慢，是目前大容量内存的主要制作工艺；MOSRAM按其工作特点可分为：静态RAM（SRAM）和动态RAM（DRAM）：SRAM的基本存储单元状态稳定，只要电源不撤除，内部存储信息不会消失，速度远快于DRAM，但集成度低。高性能的SRAM一般用作高速缓存（CACHE）；DRAM的集成度很高，但需要定时刷新，多用于要求大容量的存储系统作为内存和显存使用。,双极型,场效应管MOS型,静态SRAM,动态DRAM,随机存储器RAM,掩膜MROM,可编程PROM,可擦除EPROM,电可擦除E2PROM,只读存储器ROM,快闪存储器FLASHMEMORY,内存,外存,磁介质,磁盘存储器,磁带存储器,光介质,光盘存储器,缓存,存储器,存储器的分类,6.1.2半导体存储器的性能指标,1.存储容量存储芯片容量指芯片上能存储的二进制位数：存储单元数M单元位数N，如6116芯片的容量为20488位；微型计算机存储容量指微机中多片存储芯片构成的存储器的总容量，多以字节（Byte）为单位，如32MB显存，256MB内存；存储容量的大小是衡量计算机系统能力的重要指标，容量越大，存储信息越多，功能越强。,2.存取时间（速度）存取时间指存储器从接收到读写信号到完成读出或写入操作的时间，主要与器件的制造工艺及器件结构有关，参阅芯片手册；存取周期也是存储器的一个重要指标，是指CPU连续两次读、写存储器的最小时间间隔；为了保证数据传送的可靠性，CPU读、写存储器的速度不能快于存储器本身允许的读、写速度；CPU与存储器频繁交换信息，故存储器的存取速度是影响计算机运行速度的主要因素；速度低的存储器会滞后工作效率，速度过高的存储器并不能显著改善系统的效率，无谓增加成本，但从未来系统升级角度来看，适当高速的存储器是必要的。,3.价格存储器的价格主要由两个方面决定，一是存储器本身的价格，二是存储器模块中附加电路的价格；附加电路的价格也叫固定开销，对不同容量的模块，该价格几乎是一样的；应该使存储器模块的数目尽可能的少，而每个模块的容量尽可能的大。4.功耗功耗涉及到系统消耗功率大小以及机器的组装和散热问题；功耗与速度成正比，速度快则功耗大，速度慢工作时间长，也会增加功耗，需要正确地折衷选择；参考手册中给出存储器的工作功耗和维持功耗。,5.可靠性以平均无故障工作时间来衡量存储器的可靠性；集成电路在出厂时经过了全面的测试就能保证很高的可靠性，所以存储器的可靠性主要决定管脚的接触，插件板的接触及存储器模板的复杂性；器件的引脚减少和内存结构的模块化有利于提高存储器可靠性。6.电源存储器所需要的电源种类越少，则存储模块的设计越简单；降低对系统电源的要求，有利于降低整个微机系统的价格。,6.1.3半导体存储芯片的基本结构,存储芯片种类繁多，内部结构不尽相同，其基本结构一般由存储体（存储矩阵）、地址译码器，读写驱动电路、三态数据缓冲器以及控制电路组成。,地址译码器,存储矩阵,读/写驱动电路,三态数据缓冲器,控制电路,地址总线,控制总线,数据总线,1.基本存储单元一个基本存储单元可以存放一位二进制信息；其内部具有两个相互对立的状态，并能够在外部对其状态进行识别和改变；不同类型的基本存储单元组成不同类型的存储器件。2.存储体存储体由多个基本存储单元矩阵排列组成；存储容量等于单元数M（字选）与数据总线位数N（位选）的乘积；存储体又称存储矩阵。,3.地址译码器必须为多个存储单元分配不同的地址加以区分；地址译码器对CPU送来的地址信号译码，选择存储矩阵中要访问的单元：单译码：一个存储单元由一条地址译码线选通；双译码：将地址译码器分成两部分，即行译码器(又叫X译码器)和列译码器(又叫Y译码器)，行列选择线交叉处即为所选中的存储单元，特点是译码输出线较少。,地址译码器,地址总线,存储矩阵,行地址译码器,地址总线,列地址译码器,存储矩阵,4.读/写驱动电路包括读出放大和写入电路，视具体情况而定。5.三态数据缓冲器使芯片内部数据信号经三态门（对于RAM需双向）挂在数据总线上；芯片未选中时呈高阻状态。6.控制电路接收来自CPU的片选信号、读/写信号（对ROM只有输出允许信号）、刷新信号（对DRAM而言），控制芯片的工作；在MEM与I/O独立编址时还要引入M/IO信号以区别操作对象。,6.2读写存储器RAM,读写存储器又称随机存取存储器；使用时可读、可写，用于存储执行程序和处理数据，以及中间数据和运算结果；常用的MOS型RAM分为SRAM和DRAM。6.2.1静态RAM（SRAM）6.2.2动态RAM（DRAM）6.2.3内存模块和新型DRAM,6.2.1静态RAM（SRAM）,1.基本存储单元静态RAM的基本存储单元由六个MOS管构成；T1、T2为控制管，T3、T4为负载管。这个电路具有两个稳态状态：若T1管截止则A“l”(高电平)，它使T2管开启，于是B“0”(低电平)，而B“0”又进一步保证了T1管的截止。同样，T1管导通即A“0”(低电平)，T2管截止即B“1”(高电平)的状态也是稳定的。,六管静态存储电路,T5、T6是行选通管，受X地址译码线控制。X译码输出线为高电平时，T5、T6管导通，A、B端就分别与位线D0及D0相连；T7、T8是列选通管，受Y地址译码线控制。Y译码输出线为高电平时，T7、T8管导通，位线D0及D0上的信息就分别与输入/输出线I/O和I/O连通，使存储单元与外部数据线得到沟通；读出操作时，行选X和列选Y必须同时选通（为“1”），存储信息A、B被读到I/O和I/O线上；写入信息时，行选X和列选Y也必须同时选通（为“1”），要写入的信息加在I/O和I/O线上，经T7、T8和T5、T6加载到T1、T2的栅极，触发器触发，即信息写入；这种存储电路的读出过程是非破坏性的，信息读出后原存储单元的状态不变，不需另加刷新电路。,2.静态RAM存储器芯片SRAM基本存储电路含管子数目多，集成度略低，多用于小型计算机系统中；用于高速缓存的SRAM芯片存取速度要远高于DRAM，存取时间可小到几个纳秒；常用SRAM芯片有6116（2K8位）、6232（4K8位）、6264（8K8位）、62256（32K8位）等，存取时间约几十到几百纳秒。,SRAM6116的引脚图和逻辑框图,128128存储距阵,行译码,地址锁存缓冲器,列I/O,列译码,地址锁存缓冲器,A10,A9,A8,A7,A6,A5,A4,D0,D7,CS,WE,OE,A0,A1,A2,A3,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,D,0,D,1,D,2,GND,V,CC,A,8,A,9,WE,OE,A,10,CS,D,7,D,6,D,5,D,4,D,3,124,223,322,421,520,619,718,817,916,1015,1114,1213,6116芯片采用24引脚双列直插封装，单5V电源，容量2K8位（128128位），地址线A0A10共11根，7根字选，4根用于16路多路选择，数据线8根，控制线：片选CS、写选通WE、输出允许信号OE。,6116工作方式真值表,6.2.2动态RAM（DRAM）,1.基本存储单元DRAM的基本存储单元常采用4管型、3管型和单管型，单管型DRAM因集成度高而被广泛采用；一个动态RAM的基本存储单元由一个MOS管T和位于其栅极上的分布电容Cs构成；当栅极电容Cs上充有电荷时，表示该存储单元保存信息“1”；当栅极电容上没有电荷时，该单元保存信息“0”。,CS,单管动态存储单元,T,E,S,D,E,S,C,D,字选线,数据线,写入信息时，字选择线为高电平，T管导通，写信号通过位线存入电容Cs中；读出信息时，字选择线仍为高电平，存储在电容Cs上的电荷，通过T输出到数据线上，通过读出放大器，即可得到所保存的信息；数据线作为输出时可以等效为一个输出电容CD，因而读出信息要对CD充电，同时使存储于Cs上的信号电压下降，也称为“破坏性读出”。此时需要使用读出放大电路进行“回写”，以保证原信号“1”的准确；动态RAM存储单元实质上是依靠T管栅极电容的充放电原理来保存信息的。时间一长，电容上所保存的电荷会泄漏，造成了信息的丢失。动态RAM的使用过程中，必须及时地向保存“1”的那些存储单元补充电荷，以维持信息的存在。这一过程称为动态存储器的刷新操作。,2.动态RAM存储器芯片DRAM基本存储电路简单，故集成度高、功耗小，多用于组成大容量、高速的RAM存储器；数据读出回写和周期性的刷新工作，以及行列地址复用等问题需要有相应的外部电路的支持；常用DRAM芯片有2116（16K1位）、2164（64K1位）、21256（256K1位）等，目前已出现了1M1位256M1位的大容量芯片。,DRAM2164的引脚图和逻辑框图,128读出放大器,1/2(1/128,列译码器),128读出放大器,128读出放大器,128,读出放大器,1/2(1/128,列译码器),128128,存储矩阵,128128,存储矩阵,1/128行,译码器,2164采用16脚双列直插封装，单+5V电源，容量64K1位，存储体由4个存储矩阵（128128位）组成，每个矩阵由行、列各7位地址双译码确定其中一个单元；为了减少引脚线数目，DRAM2164采用地址分时复用的方式将16位地址信号分为行、列地址，再利用外部多路开关，RAS送地址到内部行地址锁存器，CAS送列地址锁存器。分别用低7位RA6RA0和CA6CA0在4个存储矩阵中各选中一个单元，再由行、列地址的最高位RA7和CA7经4选1的I/O门电路选中一个存储矩阵进行输入输出操作；与4个128128存储阵列对应的4个128读出放大器，能接收由行地址选通的4128个存储单元的信息，经放大后，再写回原存储单元，是实现刷新操作的重要部分；,2164的数据输入和输出分开，由WE控制读或写；对2164进行刷新时，送入一个行地址和行选通信号RAS选中4个存储矩阵的同一行，同时对这4行共4128512个单元进行刷新。刷新期间列选通CAS无效，数据输出被禁止。只需刷新128次便可将全部单元刷新一遍（15.12微秒1282ms）；集成电路制造商提供DRAM控制器，由其产生DRAM访问和刷新的时序信号；关于DRAM芯片的工作方式（读、写、读修改写、刷新、数据输出及页操作等）及其相应的时序要求参考手册。,6.2.3内存模块和新型DRAM,1.内存模块微机中实际使用的存储器通常是由多片存储芯片按照一定方式组装成整体模块使用，称为内存模块；按接口形式可分为双列直插封装（DIP）和内存条两种形式；早期微机或单板机主板上设有DIP芯片插座，目前在微型机上已基本淘汰；内存条将若干片大容量DRAM芯片设计并组装在一个条形的印刷电路板上，使用时只需将内存条插在主板的内存条插座上即可，现在微机主板上只有内存条插座；,内存条按封装形式分为：SIMM（singlein-linememorymodules）和DIMM（doublein-line），且有统一的引线标准；SIMM内存条分为标准30线和标准72线：30线SIMM数据宽度8位，由于现在的微机数据总线都多于8位，必须进行位扩展，否则计算机将因位数不齐无法传输数据而死机，如486CPU数据总线为32位，必须用4条30线SIMM；72线SIMM数据宽度为32位，对486CPU单条即可。但对于64位奔腾，72线SIMM至少要是2的倍数。一条SIMM容量最大可支持到64MB。,168线DIMM内存条一度被广泛使用，特点是长度增加不多而总线宽度增加一倍，数据宽度达64位，故对奔腾机可单条使用，而且不同容量的标准条可以混用。一条168线DIMM内存条容量为8M128M。它们一般被组织为64位宽，如128M16M64位；目前应用的DIMM内存条还有184线和200线等标准。,2.新型DRAMCPU的速度不断提高，对存储器提出更高的要求；除采用更高速度的存储芯片、改进存储器的组织结构和访问方式外，还可以在DRAM芯片内附加少量的逻辑电路，增加存储器的带宽，以提高存储器的存取速度；典型高速DRAM技术有FPM,EDO,SDRAM，新一代快速DRAM有DDR,Rambus，；SDRAM曾是最广泛使用的内存类型，采用与系统同时钟方式，使CPU和RAM以相同的速度同步工作。SDRAM支持突发模式和多体模式，并由SDRSDRAM发展到DDRSDRAM（DDR400=PC3200）;SPD(SerialPresenceDetect)为内存的一种新规范，就是在SDRAM内存上加入一颗很小的EEPROM，可以预先将内存条的各种信息如内存块种类、存取时间、容量、速度、工作电压等写入其中。电脑启动过程中，系统的BIOS通过系统管理总线把SPD的内容读入，并自动调整各项设定以达到最稳定和最优化效果;目前市场上主流的内存有SDRAM和DDRSDRAM，内存条品牌主要有金士顿、三星、宇瞻、富豪、现代等等。,6.3只读存储器ROM,ROM中的信息是预先写入的，机器运行中只能读出不能或不易写入；ROM具有非易失性，通常用于存放固定程序，如监控程序、BIOS程序等；在硬盘适配器、显卡、键盘接口及打印机等I/O接口设备上也分别设有ROM芯片；ROM芯片的基本结构与SRAM相似。,6.3.1掩膜MROM,掩膜ROM存储的信息是在芯片制造生产时确定，用户不能修改；掩膜ROM是以有、无管子区分“0”，“1”信息的，而管子的有、无是制造时由二次光刻版的图形（掩膜工艺）决定，称为掩膜ROM；管子的连接情况与电源供电情况无关，信息不会丢失。,00,6.3.2可编程PROM,PROM是允许用户编程一次的只读存储器；PROM有熔丝和结破坏型，用户利用开发工具改变熔丝和二极管的导通情况，存入对应的编程信息；写入过程不可恢复，只能写一次。,字选线,熔丝,位线,VCC,芯片出厂时，所有管子的熔丝是联通的，表示“1”；熔断后，对应位线输出为“0”。,6.3.3可擦除可编程EPROM,EPROM芯片为紫外光擦除可编程的ROM芯片；EPROM的典型基本存储电路由一个浮栅MOS管与一个MOS管串接构成，芯片制造好时，浮栅管不导电，即初始状态为“1”，编程写入时，在高压电源和编程脉冲作用下，电子注入到浮栅上，使浮栅MOS管导通，输出为“0”；EPROM芯片上方有一个窗口，用紫外线对窗口照射20min后，浮栅上的电荷会形成光电流泄漏消失，电路恢复到初始状态，又可以重写。平时片子的窗口应贴上黑色保护标签。,EPROM2764的引脚图和逻辑框图,目前常使用的EPROM芯片是Intel27XXX系列，有2716、2732、2764、271024，容量从2K8128K8位，其工作原理、编程及读方式基本相同。,2764,128,1415,VppA12A7A6A5A4A3A2A1A0O0O1O2GND,VccPGMNCA8A9A11OEA10CEO7O6O5O4O3,输出允许编程逻辑,Y译码,X译码,Y门,256256存储距阵,输出缓冲,OE,PGM,CE,A12,A0,D7,D0,2764采用28脚双列直插封装，单+5V电源，容量8K8位，有13条地址线A12A0，8条数据线O7O0，有2个电压输入端Vcc和Vpp，片选CS，输出控制OE和编程控制端PGM；,EPROM2764的工作方式,6.3.4电可擦除可编程EE（E2）PROM,EPROM的擦除、重写必须在专门的编程器上进行，写错一个单元须全片擦除再编程；EEPROM可以按字节、按页或按片擦除，而且擦除和改写均用电信号进行，既可以在编程器上擦除和编程，也可以直接在电路板上在线进行；E2PROM中，使浮动栅带上电荷和消去电荷的方法与EPROM中是不同的。漏极上面增加一个隧道二极管，它在第二栅与漏极之间的电压VG的作用下，可以使电荷通过它流向浮动栅；若VG的极性相反也可以使电荷从浮动栅流向漏极。,第二级多晶硅,隧道氧化硅,+V,G,+V,D,2,EEPROM用于存储系统中设置的参数和偶尔需要修改的参数，常用芯片有2817A，2864A，28256等。,R/B,NC,A7,A6,A5,A4,A3,A2,A1,A0,D0,D1,D2,GND,VCC,WE,NC,A8,A9,NC,OE,A10,CE,D7,D6,D5,D4,D3,128,227,326,425,524,623,722,821,920,1019,1118,1217,1316,1415,EEPROM2817A的引脚图和逻辑框图,数据保护,CEOE逻辑,自擦除定时,编程电压发生器,锁存,Y译码,X译码,16K位矩阵,Y选通,输入/输出缓冲,D7,D0,A10,A0,OE,WE,CE,R/B,2817内部使用单一5V电源，其内部有升压电路，在擦除写入时自动升压，作为Vpp，字节写入前原有内容自动擦除，再将新的数据写入，每字节擦写时间约为10ms，同时利用RDY/BUSY引脚提供状态信息；EEPROM一般采用并行总线传输数据，也有采用串行方式的EEPROM，接口简单，价格低廉。,EEPROM2817的工作方式,6.3.5快擦写存储器快闪存储器或闪存（FlashMemory）,闪存是一种可快速电擦写的非易失型存储器；闪存具有EEPROM电擦除可编程特点，内部自行产生编程所需电压，仅需Vcc供电即可。它的读取时间与DRAM相似，而写入时间与磁盘驱动器相当；闪存内部采用区块或页面组织，可提供全片擦除外的块擦除或页面擦除能力，擦除迅速；闪存内部设有命令、状态寄存器，可通过命令方式进入不同工作状态；闪存提供软件数据保护功能，防止有用数据被破坏；按页面组织的闪存内部设有页缓冲，可提高速度；闪存的快速擦写能力和可用软件灵活控制的性能使其得到愈发广泛的应用，正在逐渐取代EPROM和EEPROM。,6.4主存储器的设计,主存储器的设计主要是合理选择存储器芯片，正确地将RAM，ROM芯片通过系统总线与CPU连接起来，并使之协调工作。6.4.1主存设计原则6.4.2存储器容量扩充6.4.3存储芯片与系统总线的连接6.4.4IBMPC/XT机的主存储器,6.4.1主存设计原则,1.芯片类型选择首先根据系统的需要及用途，兼顾价格因素，选择合适类型：SRAM与CPU接口时，不需外围电路，连接简单，常被选用于小型控制系统；高速SRAM一般用作高速缓存Cache；DRAM因集成度高，常用于较大系统，但需要设计刷新电路和辅助控制电路；掩膜ROM和PROM具有非易失性，成本低，常用于存放固定、不需改变的系统程序，用于检测、仪器仪表等电子产品的微处理器系统中；EPROM通常用于产品系统程序研制阶段或主存中的固化区；EEPROM或闪存用于需要修改但又不经常修改的数据存储。,存储芯片的速度能否与CPU匹配也是影响芯片选型的一个主要问题：若存储芯片的速度慢，则应考虑另选一种芯片或设计等待电路或采用其他技术；在满足要求的前提下，尽量选用片容量高的芯片。2.CPU的总线负载能力CPU输出线直流负载能力为1个TTL门，小型系统中的MOS型存储芯片可直接与CPU相连；在大型系统中，需要接入缓冲或总线驱动器增加总线负载能力。,3.存储器的地址分配选定存储芯片的类型和数量后，安排各芯片地址空间，即存储空间的物理地址分配；存储器地址分配是由地址线的连接方法决定的，实质上就是片选问题。4.存储芯片的片选问题存储器由多片芯片组成，CPU利用高位地址选择存储芯片（片选）；低位地址直接送到芯片的地址线上，并由芯片内部译码电路确定要操作的存储单元（字选）；高位地址线形成片选信号，可采用线选法和译码法，译码法又可分为全译码法和部分译码法。,线选法直接用空闲的高位地址线作为存储芯片的片选信号：连线简单，省去了译码器；会产生地址冲突，如A11、A10同时为0；为避免地址冲突问题，A13A10任意时刻只能有一个为0，造成地址空间不连续；空闲的高位地址还会引起地址重叠问题，如A15、A14可取任意值，但都会对应同一存储单元；线选法仅适用于小系统，且多用于I/O译码；在存储系统中适用于只有两组芯片需要选择的场合。,A10,A11,A12,A19,A14,A15,A13,全译码将CPU的高位地址全部参与译码，多余的译码器输出端不用：各芯片之间不存在地址重叠和地址冲突问题，每个存储单元的地址都是唯一确定的；缺点是地址译码器的输出端不能全部利用，而大型译码器成本较高。部分译码是将CPU高位地址的一部分参与译码，每个存储单元有多个地址对应，出现地址重叠问题。,译码器,A10A11A19,A90,译码器,A10A11,A90,A1912,A,B,C,G2A,G2B,G1,Y7,GND,VCC,Y0,Y1,Y2,Y3,Y4,Y5,Y6,116,215,314,413,512,611,710,89,专用地址译码器74LS138,6.4.2存储器容量扩充,计算机系统的数据总线有8位、16位、32位和64位，而存储器可按字节或CPU字长等方式组织，这就会构成不同形式的存储器结构；存储器一般组织为一个和多个按字节组织的存储体；存储芯片单元数据位数一般为1、4和8位，而且单个芯片的片容量也是有限的；实际存储器是由多片存储芯片组成，扩充有字扩充和位扩充两种基本方式：位扩充：片选互连，数据线分开；字扩充：片选分开，数据线互连。,A8,A9,A0,A7,D0,D7,地,址,线,数,据,线,A0CE4,I/O,A0CE3,256,4,A7I/O,A0CE6,I/O,A0CE5,256,4,A7I/O,A0CE8,I/O,A0CE7,256,4,A7I/O,A0CE2,I/O,A0CE1,256,4,A7I/O,译,码,器,用2564位的芯片组成1KBRAM的方框图,位扩充,字扩充,6.4.3存储芯片与系统总线的连接,计算机的系统总线与CPU有关，CPU不同则地址和数据总线宽度不同，而且相关的控制信号也不同；存储芯片与系统总线的连接分为地址、数据和控制信号的连接：地址总线连接：部分地址线直接与芯片的地址引脚连接，实现字选；剩余地址线用来实现片选（线选、部分译码或全译码），同时确定芯片的地址空间；数据总线连接：数据线的连接取决于存储器的容量扩充方式，位扩充用“并联”，而字扩充用“串联”方法；控制信号连接：与存储器有关的控制信号由CPU的种类和具体工作方式决定，如最小方式下的M/IO(M/IO),RD,WR,BHE（8088无）；最大方式下的MRDC,MWTC,AMWC。这些信号可参与译码，也可直接与存储芯片对应的控制端连接。,【例】某一8088系统的存储器连接如图示，其中使用了一片EPROM27128（16K8位）、两片SRAM6264（8K8位），试确定各芯片的地址空间。,G1Y0G2AG2BY4CBA,1#6264,2#6264,27128,1,1,1,1,D7D0,D7D0,D7D0,D7D0,A13A0,A13,A12A0,A12A0,A13A0,A14,A15,A16,A18,A19,M/IO,A17,1、确定各芯片的基本地址（片内地址）：27128芯片地址线14条，基本地址为0000H3FFFH；6264芯片地址线13条，基本地址为0000H1FFFH。2、确定各芯片的片选（存储空间地址）：A19A14全译码作为片选，每个输出端选中16K存储空间；27128片选与译码器Y0相连，地址空间为20000H23FFFH；6264芯片容量为8K，两片组成16KB，由译码器Y4=0选中该芯片组；然后再由A13二次译码确定两片6264各自的地址空间：A130时，1#6264片选有效，对应地址空间为30000H31FFFH；A131时，2#6264片选有效，对应地址空间为32000H33FFFH。3、此存储器系统有16KB的EPROM，地址空间为20000H23FFFH；有16KB的SRAM，地址空间为32000H33FFFH，采用全译码方式，芯片地址唯一确定。,解：,【例】试用SRAM62256（32K8位）组成8086CPU最大工作方式下的64KB存储系统。解：1、系统64KB的RAM需要用2片62256组成，分别构成32KB的高位和低位库（存储体）；2、控制线连接：8086CPU工作于最大方式时，与存储器有关的控制线有MRDC、MWTC和BHE。控制线的连接与高、低位库的选通方式有关：当A0和BHE分别作为两个译码器的输入信号参与译码时，读、写控制线直接连芯片对应引脚；当译码输出没有对高、低位库进行区分时，则MRDC、MWRC信号需要与A0和BHE组合形成高、低位存储体各自的读/写信号；最为简便的方法是：只对MWRC写信号进行控制，进而区分高、低8位或者16位同时写入；MRDC读信号公用，总是16位同时读出，由CPU根据需要选择使用。由A0、BHE、MWRC组合产生低位库写LMWRC和高位库写HMWRC信号。,3、地址线连接：因A0用作低位库选择，则将A15A1接至芯片的地址引脚，剩余高位地址线A1916经译码器产生片选信号；4、数据线连接：低位库数据线与系统数据总线低8位D7D0相连，高位库与系统数据总线高8位D15D8相连。,G1Y0G2AG2BCBA,1#62256,2#62256,1,1,D15D0,A15A1,D7D0,A14A0,D7D0,D7D0,D15D8,A14A0,CEWEOE,CEWEOE,A16,A17,A18,A19,A0,MWTC,BHE,MRDC,HMWTC,LMWTC,芯片地址800008FFFFH,C0000H,6.4.4IBMPC/XT机的主存储器,1.存储空间的分配IBMPC/XT机选用Intel8088CPU，工作在最大方式下，可寻址1MB存储空间。,系统板RAM，256KB,低端为DOS常驻区,00000H,扩充板(I/O通道)RAM，384KB,高端为DOS暂驻区,40000H,显示卡RAM，128KB,A0000H,单显缓冲区占用4KB，B0000HB0FFFH；彩显缓冲区占用16KB，B8000HBBFFFH；,适配器（接口卡）ROM，128KB,E0000H,高分辨率显卡控制ROM占用32KB，C0000HC7FFFH；硬盘驱动器适配器ROM占用16KB，C8000HCBFFFH。,系统保留ROM，64KB,系统板ROM，64KB,CMOS和BIOS等。,A0000H,F0000H,FFFFFH,2.ROM子系统,MEMR,A19,A18,A17,A16,A15,A14,-,A0,D7,-,D0,CS0,CS1,CS2,CS3,CS4,CS5,CS6,CS7,CS8K,8,OEROM,U19,2764,CS32,K,8,OEROM,A14,A0,U18,D7,D0,27256,G2AY0,G1Y1,G2BY2,U23Y3,74LS138Y4,CY5,BY6,AY7,G2AY0,G1Y1,G2BY2,U23Y3,74LS138Y4,CY5,BY6,AY7,C0000C7FFFH,C8000CFFFFH,D0000D7FFFH,D8000DFFFFH,F8000FFFFFH,F0000F7FFFH,E8000EFFFFH,E0000E7FFFH,实现的功能有：DOS引导程序；硬件中断管理程序；系统配置分析程序；冷启动，热启动和自测试；字符图形发生器。,3.RAM子系统,RAS,CAS,A7,A0,或,A15,A8,校验位标志,总线数据,D7,校验位写入,校验位读出,DRAM,2164,9,DRAM,2164,9,DRAM,2164,9,DRAM,2164,9,奇偶校验,逻辑,数据,收发器,R/W,控制信号,刷新控制信号,地址总线,A19,A16,A15,A0,DRAM,刷新逻辑,片选译码,电路,地址,多路器,校验位标志,总线数据,校验位写入,DRAM,2164,9,DRAM,2164,9,DRAM,2164,9,DRAM,2164,9,奇偶校验,逻辑,数据,收发器,D0,DRAM,2164,9,DRAM,2164,9,DRAM,2164,9,DRAM,2164,9,奇偶校验,逻辑,数据,收发器,D7,D0,6.5存储体系,早期计算机系统的存储器体系只由内存构成，如PC/XT机中仅使用DRAM构成主内存；随着计算机软、硬件系统的不断发展，对存储器的要求不断提高，产生了存储器的速度、容量和价格三者之间的矛盾问题：CPU速度不断提高，沿用DRAM构成的主内存会因插入等待周期而降低CPU的工作速度，故要求配备速度高的SRAM与之配合才不影响其运行速度；各种应用软件要求系统配置足够大容量的内存；内存容量大，价格升高，而且使用高速SRAM更会使整机成本大幅度提高。除不断研制新的更高性价比的存储器外，合理地构造存储器体系，也可以达到较高的性价比。,6.5.1存储体系结构,两个以上速度、容量、价格各异的存储器组成,并由一定的软、硬件进行辅助管理的存储器系统称为多级存储器体系：主要有主存辅存结构和Cache主存辅存结构；多级存储器体系中，与CPU最近的存储器容量最小、速度最快、价格最高，下一级存储器则容量增加、速度降低、价格降低；在辅助软、硬件的配合下，从整体看，速度与第一级存储器接近，而容量不小于最后一级存储容量。,1.主存辅存结构主存通常由DRAM构成，存放当前执行的程序和数据，其容量受价格因素影响；辅存为外部存储器，如磁盘、光盘等，不能被CPU直接访问，用于存放暂时不用和主存放不下的程序和数据；采用小容量主存与大容量辅存并结合一定的软硬件系统构成的主存辅存结构能较好的解决低成本、大容量的问题；随着辅助软硬件的不断发展，形成了将较大容量的磁盘空间映射到比它小得多的内存物理存储空间的虚拟存储器系统，从而使用户获得更大的编程空间。CPU处理信息时，首先查看所需数据是否在内存中，若已在，直接访问内存；若不在，由辅助软硬件将有关信息从辅存上分段或分页调入内存，再由CPU访问。,CPU,主存,辅存,辅助软、硬件,2.Cache主存辅存结构Cache是位于CPU与主存之间的一种高速存储器，一般选用存取时间小于25ns的SRAM组成（现最高为几个ns），其速度与CPU相当，价格昂贵，容量较主存小；将当前程序运行中即将使用的一组数据和指令由主存复制到Cache中，使CPU可从Cache中快速获取所需的指令和数据；Cache容量一般在几十KB至几百KB之间。容量大，需要更新的次数少，命中率高，但价格相应提高；容量小，价格低，但更新次数增加，而且Cache不命中再去访问主存的时间要多于直接访问主存；当CPU访问存储器时，首先检查Cache，若存在，则CPU可快速获取信息，称为Cache命中；若信息不在，称为Cache不命中，此时CPU访问内存，同时将包含所访问信息的数据块复制到Cache中更新。,CPU,主存,辅存,辅助软、硬件,Cache,辅助硬件,速度,容量,6.5.2高速缓存Cache,1.Cache基本结构,CPU,主,存,主,存,地,址,寄,存,器,MA,替换,控制部件,主存-Cache,地址变换,机构,Cache,地,址,寄,存,器,Cache,存储体,地址总线,数据总线,不,命,中,命中,单字宽,多字宽,Cache位于CPU和主存之间，并且与CPU和主存分别相连；Cache控制器包括：主存地址寄存器MA、主存Cache地址变换机构CAM、替换控制部件、Cache地址寄存器。其功能是：实现主存地址和Cache地址的变换；Cache不命中时转而访问主存，并把主存中对应数据所在的页装入Cache；若Cache已满，使用替换算法实现Cache内容的更新。Cache和内存分成若干大小相等的页，每页由多个字节组成。Cache内部分别设有标记存储体（TAGSRAM）和数据存储体（CacheRAM），Cache标记用于指出主存哪些页存放在Cache中，CPU访问存储器时，首先检索标记存储体确定是否Cache命中。,2.地址映像Cache标记存储体与主存地址之间不同的地址变换方式决定了Cache的结构。这种变换是应用某种规则将主存地址映像到Cache中定位，称为地址映像；地址映像方式一般有直接映像、全相联和组相联映像三种。,直接映像直接映像的优点是实现简单，缺点不够灵活，即主存的某一页只能映像到唯一的Cache页，而不能映像到别的Cache页。,Cache,主存,第0页,第1页,2,N,-1,页,2,N,页,2,N+1,-1,页,第0页,第1页,2,N,-1,页,.,.,.,.,.,.,.,.,.,.,.,.,.,全相联映像全相联映像允许主存中的每一页映像到Cache的任何一页，与直接映像比较，因标记太长，所以需要较长的时间才能判断出所需的主存页是否在Cache中。全相联映像