触发器习题解N

第5章触发器习题,触发器概念波形图分析电路触发器应用,第1题,第2题,第3题,第4题,第5题,第6题,第7题,第8题,第9题,第10题,第11题,第12题,第13题,第14题,第15题,第16题,第17题,第18题,第19题,第20题,第21题,第22题,第23题,第24题,第25题,第26题,第27题,第28题,题5.1画出图P5.1由与非门组成的SR锁存器输出端Q、Q的电压波形，输入端SDRD的电压波形如图中所示。,解：见图A5.1。,图P5.1,图A5.1,题5.2画出图P5.2由或非门组成的SR锁存器输出端Q、Q的电压波形，输入RD的电压波形如图中所示。,图P5.2,图A5.2,题5.3试分析图P5.3所示电路的逻辑功能，列出真值表，写出逻辑函数式。,解：由图可见，当CLK=0时G13和G23截止，Q端状态经G22反馈到G21的输入，Q端状态经G12反馈到G11的输入，保持Q和Q的状态不变。当CLK变为高电平以后，R和S的输入经G13和G23分别加到G11和G21的输入，将Q和Q置成相应的状态，如表A5.3的真值表所示。表A5.3题5.3中图P5.3电路的真值表S、R的1状态同时消失后状态不定。由真值表得化简后得到,图P5.3,题5.4图P5.4所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接通瞬间发生振颤，SD和RD的电压波形如图中所示,试画出Q、Q端对应的电压波形。,解：见图A5.4。,图P5.4,图A5.4,题5.5在图P5.5所示电路中，若CLK、S、R的电压波形如图中所示，试画出Q和Q端与之对应的电压波形。假定触发器的初始状态为Q=0。,解：见图A5.5。,图P5.5,图A5.5,题5.6若将电平触发SR触发器的Q与R、Q与S相连，如图P5.6所示，试画出在CLK信号作用下Q和Q端的电压波形。已知CLK信号的宽度tW=4tpd。tpd为门电路的平均传输延迟时间，假定tpdtPHLtPLH。设触发器的初始状态为Q=0。,解：由于与非门G1-G4都存在传输延迟时间tpd，所以当CLK上升沿到达后，加在S端的高电平置1信号经过G1和G3两级门电路的延迟时间后，使Q端变为高电平。Q端的高电平反馈到G4的输人，经过G4的传输延迟时间后使Q端变为低电平。而在Q端变为高电平的同时，又使及端输入也变为高电平了，再经过门电路G2和G4的延迟时间后，将Q置成高电平，并反馈到G3输入端，经过G3的延迟时间后将Q端置成低电平。由于这时CLK已回到低电平，所以此后电路的状态不再改变，直到下一个CLK的高电平到来为止。根据上面的分析，就得到了图A5.6的波形图。,图A5.6,题5.7若主从结构SR触发器各输入端的电压波形如图P5.7中所给出，试画出Q、Q端对应的电压波形。设触发器的初始状态为Q=0。,解：根据SR触发器逻辑功能的定义和脉冲触发方式的动作特点(主从结构触发器属于脉冲触发方式)，即可画出如图A5.7所示的输出电压波形图。,图A5.7,题5.8在脉冲触发SR触发器电路中，若S、R、CLK端的电压波形如图P5.8所示，试画出Q、Q端对应的电压波形。假定触发器的初始状态为Q=0。,解：根据朋触发器逻辑功能的定义及脉冲触发方式的动作特点，即可画出图A5.8中Q和Q的电压波形。,图A5.8,题5.9若主从结构SR触发器的CLK、S、R、RD各输入端的电压波形如图P5.9所示，SD=1，试画出Q、Q端对应的电压波形。,解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特点，即可画出Q、Q的电压波形，如图A5.9所示。,图A5.9,题5.10在脉冲触发JK触发器中，已知J、K、CLK端的电压波形如图P5.10所示，试画出Q、Q端对应的电压波形。设触发器的初始状态为Q=0。,解：根据JK触发器逻辑功能的定义及脉冲触发方式的，动作特点，画得Q、Q端的电压波形如图A5.10。,图A5.10,题5.11已知脉冲触发JK触发器输入端J、K和CLK的电压波形如图P5.11所示，试画出Q、Q端对应的电压波形。设触发器的初始状态为Q=0。,解：根据JK触发器逻辑功能的定义及脉冲触发的动作特点，画出的Q、Q端电压波形如图A5.11。,图A5.11,题5.12若主从结构JK触发器CLK、RD、SD、J、K端的电压波形如图P5.12所示，试画出Q、Q端对应的电压波形。,解：根据JK触发器逻辑功能的定义及脉冲触发方式的动作特点，画出的Q、Q端电压波形如图A5.12。,图A5.12,题5.13已知CMOS边沿触发器输入端D和时钟信号CLK的电压波形如图P5.13所示，试画出Q和Q端对应的电压波形。假定触发器的初始状态为Q=0。,解：根据D触发器逻辑功能的定义及边沿触发方式的动作特点，即可画出Q、Q端的电压波形如图A5.13。,图A5.13,题5.14已知维持阻塞结构D触发器各输人端的电压波形如图P5.14所示，试画出Q、Q端对应的电压波形。,解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方式，即可画出Q和Q的电压波形如图A5.14。,图A5.14,题5.15已知CMOS边沿触发方式JK触发器各输入端的电压波形如图P5.15所示，试画出Q、Q端对应的电压波形。,解：根据JK触发器逻辑功能的定义和边沿触发方式的动作特点，画出的Q、Q端电压波形如图A5.15。,图A5.15,题5.16在脉冲触发了触发器中，已知了、CLK端的电压波形如图P5.16所示，试画出Q、Q端对应的电压波形。设触发器的起始状态为Q=0。,解：根据厂触发器逻辑功能的定义以及脉冲触发方式的动作特点，画出的Q、Q端电压波形如图A5.16。,图A5.16,题5.17在图P5.17所示的主从结构JK触发器电路中，已知CLK和输入信号T的电压波形如图所示，试画出触发器输出端Q和Q的电压波形。设触发器的起始状态为Q=0。,解：将JK触发器的J和K接在一起作为输入端，就得到了T触发器。按照T触发器的逻辑功能和脉冲触发方式的动作特点，就得到了图A5.17中Q、Q端的电压波形。,图A5.17,题5.18设图P5.18中各触发器的初始状态皆为Q=0，试画出在CLK信号连续作用下各触发器输出端的电压波形。,解：根据每个触发器的逻辑功能和触发方式，画出输出端Q的电压波形，如图A5.18。,题解的图,图A5.18,题5.19试写出图P5.19(a)中各电路的次态函数(即Q*1、Q*2、Q*3、Q*4与现态和输入变量之间的函数式)，并画出在图P5.19(b)所给定信号的作用下Q1、Q2、Q3、Q4的电压波形。假定各触发器的初始状态均为Q=0。,解：由图中可写出触发器FF1的驱动方程为J1=A；K1=B将它们代人JK触发器的特性方程Q*=JQ+KQ，得到Q1*=AQ1+BQ1触发器FF2的驱动方程为S2=AB；R2=(A+B)将它们代人SR触发器的特性方程Q*=S+RQ，得到Q2*=AB+(A+B)Q2触发器FF3的驱动方程为T3=AB，将它代人了触发器的特性方程Q*=TQ+TQ=TQ，于是得到Q3*=(AB)Q3触发器FF4的驱动方程为D4=AB，将它代人D触发器的特性方程Q*=D，得到Q4*=AB从t=0开始依次根据每个触发器的状态方程求出它们在CLK信号作用后应有的次态，就可以画出Q1、Q2、Q3、Q4在一系列CLK信号作用下的电压波形了，如图A5.19所示。,结果图,图A5.19,题5.20在图P5.20电路中已知输入信号。uI的电压波形如图所示，试画出与之对应的输出电压u。的波形。触发器为维持阻塞结构，初始状态为Q=0。(提示：应考虑触发器和异或门的传输延迟时间。),解：当vI=0、Q=0时，异或门的输出vO等于0。vI变为高电平以后，vO也变成高电平。因为vO也是触发器的时钟输入端，所以经过触发器的延迟时间后，Q端被置成1状态；再经过异或门的传输延迟时间，vO回到低电平。因此，vO高电平持续时间等于触发器的传输延迟时间与异或门的传输延迟时间之和。vI从高电平跳变至低电平以后电路的工作过程与上述过程类似。这样就得到了图A5.20的vO电压波形。,图A5.20,题5.21在图P5.21所示的主从JK触发器电路中，CLK和A的电压波形如图中所示，试画出口端对应的电压波形。设触发器的初始状态为Q=0。,解：在CLK=1期间主从JK触发器的主触发器接收输入信号。若此期间出现A=1的信号，则主触发器被置1，在CLK变为低电平后，从触发器随之被置1，使输出为Q=1。而当CLK回到高电平以后与非门的输出变为低电平，于是又通过异步置0端及将触发器置0。这样我们就得到了图A5.21的波形图。利用这个电路可以监视在CLK=1期间A端是否有高电平信号输入。如果A端有高电平输入信号，则Q端给出一个正脉冲；如果A端没有输入信号，则Q端始终为0。,图A5.21,题5.22图P5.22所示是用CMOS边沿触发器和或非门组成的脉冲分频电路。试画出在一系列CLK脉冲作用下Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态皆为Q=0。,解：第1个CLK脉冲到来之前D1=1、D2=0，CLK上升沿到达后将两个触发器置成Q1=1、Q=0。第2个CLK脉冲到来之前D1=1、D2=1，CLK上升沿到达后Q1=1、Q2=1。第3个CLK脉冲到来之前D1=0、D2=1，CLK上升沿到达后Q1=0、Q2=1。但由于Q1的低电平接到了第2个触发器FF2的异步置0端，所以在Q1变为0以后立刻将FF2置0，于是电路回到了起始状态。据此即可画出Q1和Q2的电压波形。根据Z=(Q1+CLK)，就能很容易地从Q1和CLK的波形得到Z的波形了，如图A5.22所示。,图A5.22,题5.23图P5.23所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在一系列CLK脉冲作用下输出端Y对应的电压波形。设触发器的初始状态均为Q=0。,解：第1个CLK上升沿到达前D1=1，所以CLK上升沿到达后Q1=1。第1个CLK下降沿到达前D2=0，所以CLK下降沿到达后Q2=0。第2个CLK上升沿到达前D1=0，所以CLK上升沿到达后Q1=0。第2个CLK下降沿到达前D2=1，所以CLK下降沿到达后Q2=1。第3个CLK上升沿到达前D1=0，所以CLK上升沿到达后Q1=0。第3个CLK下降沿到达前D2=0，所以CLK下降沿到达后Q2=0，电路又回到了开始的状态。Q1、Q2的电压波形如图A5.23所示。因为Y=(Q1+Q2)，所以从Q1和Q2的波形就可以画出Y的波形了，如图A5.23所示。,图A5.23,题5.24试画出图P5.24所示电路输出端Y、Z的电压波形。输入信号A和CLK的电压波形如图中所示。设触发器的初始状态均为Q=0。,解：根据给定的CLK和A的电压波形以及边沿触发D触发器的工作特性即可画出Q1端的电压波形。因为两个触发器之间是按移位寄存器接法连接的，所以将Q1的波形右移一个CLK时间，就是Q2的电压波形。由图可知Z=(Q1Q2)；Y=(Q1Q2)从得到的Q1、Q2波形就得到了图A5.24中Z和Y的电压波形。,图A5.24,题5.25试画出图P5.25所示电路输出端Q2的电压波形。输入信号A和CLK的电压波形与上题相同。假定触发器为主从结构，初始状态均为Q=0。,解：当A变为高电平时FF1的主触发器被置1，A回到低电平后从触发器置1，使Q1=1。随后到来的CLK下降沿使FF2置1，Q2变为低电平，于是又将FF1置0。下一个CLK信号到达后，FF2被置0，电路又返回开始时的Q1=Q2=0状态。由此画得Q2的电压波形如图A5.25所示。,图A5.25,题5.26试画出图P5.26所示电路在一系列CLK信号作用下Q1、Q2、Q3端输出电压的波形。触发器均为边沿触发方式，初始状态为Q=0。,解：因为FF1和FF2接成了T触发器的T=1状态，所以每当它们的时钟信号下降沿到来时都要翻转，即Q*=Q。据此便可画出Q1、Q2的波形了。而FF3的输人为J=K=Q2，所以当Q2=1时，FF3有时钟信号到达则状态翻转；而Q2=0时即使有时钟信号到来，FF3状态也不改变。FF3的时钟信号取自Q1，由此便可画出Q3的电压波形了。Q1、Q2、Q3的电压波形如图A5.26所示。,图A5.26,题5.27试画出图P5.27电路在图中所示CLK、RD信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、Q3输出信号的频率与CLK信号频率之间的关系。,解：由于每个触发器都接成了D=Q，所以Q*=Q，即每次时钟到来后都要翻转，这样就得到了图A5.27的波形图。由图可见，若输入的CLK频率为f0，则Q1、Q2、Q3输出脉冲的频