简易倍频放大电路课程设计

课程设计报告电路与电子技术课程设计简易倍频发大电路的设计与制作学生姓名学 号所在学院专业名称班 级指导教师成 绩 二一三年六月课程设计报告课程设计任务书学生姓名学生学号学生专业学生班级指导教师职 称发题日期完成日期设计题目简易倍频放大电路的设计与制作设计目的：1.掌握正弦波产生电路各部分的作用；2.掌握正弦波振荡电路的三种类型； 3.门电路的基本概念及应用。具体任务及要求：1掌握门电路的应用；2设计由门电路所构成的倍频放大电路图；3学习使用Altium Designer画电路图；5学习PCB电路板制作流程；6倍频放大电路的组装与调试，上交实物；7按照课程设计报告要求，完成设计报告书，参加课程设计答辩。课程设计进度安排：序号内容安排时间1收集资料3月25至4月8日2确定方案，学习使用画图软件/仿真软件4月9日至12日3申请/购买器材，学习PCB电路板制作流程4月15至26日4完成实物制作/仿真，上交实物/仿真作品4月29至5月105完成课程设计报告撰写5月13至31日6上交设计报告并参加课程设计答辩6月4日课程设计参考文献：1杨欣、王玉凤：电路设计与仿真，清华大学出版社2何西才：新型集成电路及应用实例，科学出版社3阎石：数字电子技术基础（第5版），高等教育出版社 4 林庭双、柯志常：电子电路设计精彩范例，2005.06，机械工业出版社5葛如明：电子技术试验与课程设计，山东大学出版社6王朱芳：模拟电子技术及应用，西安电子科技大学出版社指导教师签字院长审核签字简易倍频放大电路的设计与制作内容摘要：倍频放大电路实际上就是将输入信号频率成整数倍（2倍、3倍 n倍）增加的电路。它主要用于甚高频无线电发射机或其它电子设增加的电路。随着现代通信技术的日益发展，倍频技术应用的领域也越来越广。实现倍频主要有三种方法：傅里叶法，锁相环法，参量法.传统倍频电路利用RC微分电路和施密特触发与非门分别检出脉冲的上升沿和下降沿，然后经过一个输入端或门叠加输出。电路能够完成信号的倍频工作，但实现起来比较繁琐，电路工作稳定性差。为克服上述电路设计方法的缺陷，便于电路调试，我设计了一种全数字型倍频电路。在此电路中，输入脉冲由A点输入，由时钟CLK上升沿打入D触发器1，D 触发器1输出信号B，B信号在下一个时钟的上升沿被打入下一级D触发器2，D触发器2输出信号C，再将B、C信号异或，即可得到脉冲宽度为一个时钟周期的倍频信号。采用这种方法实现的电路输出信号的脉冲宽度可由输入时钟周期的大小随意调节 ，唯一的要求是时钟的频率要大于两倍的输入信号的频率。关键词：倍频电路 数字型 时钟CLK D触发器Design and manufacture of a kind of simple Multiple frequency amplifierAbstract：Frequency amplifier circuit is actually the frequency of the input signal into integer (2 times, 3 times， N times) increased circuit. It is mainly used for VHF radio transmitter or other electronic equipment to increase the circuit. With the development of modern communication technology, the application of frequency doubling technology becomes more and more wide. Realization of frequency has mainly three kinds of methods: Fourier method, PLL, parametric method. The traditional frequency multiplier circuit using RC differential circuit and Schmidt trigger NANDgate were rising and falling edge of pulse, and then through an input or output. The circuit can complete the work of the signal of frequency multiplication, it is more tedious, circuit stability. In order to overcome the defect in the circuit design method, and let it be convenient for circuit debugging, I design a digital frequency multiplier circuit. In this circuit, Inputting the input pulse by the A point, along into the D flip-flop 1 by the leading-edge clock CLK, D flip-flop 2 output signal B, signal B rise on the next clock edge into the next level of D 2 triggers, D flip-flop 2 output signal C, then signal B and signal C would be obtained by XOR, pulse width of frequency doubling signal clock cycle a. The pulse width circuit output signal of realization of this method can be freely adjusted the size of input clock cycle, the only requirement is the input clock frequency must be greater than two times the frequency.Keywords：clock multiplier amplifier circuit clock CLK D flip-flop digitalIIIIII目 录前言51倍频的3种方法51.1傅里叶法51.2锁相环法61.3参量法72 钟控D触发器82.1电路组成和工作原理92.2功能描述93主要芯片介绍113.1 74LS375简介113.1.1引出端符号：113.1.2外接管腿：113.1.3逻辑图如下123.1.4功能表：123.1.5推荐工作条件123.1.6静态特性（TA为工作环境温度范围）124电路原理134.1传统倍频电路的缺陷134.2全新数字型倍频电路145电路的组装和调试155.1电路的组装155.2整机的布线存在156结束语16附 录：18附录1设计需要的仪器和元件18附录2实物图18参考文献：19简易倍频放大电路前言倍频器的工作原理：倍频器是一种将输入信号频率成整数倍（2倍、3倍n倍）增加的电路。它主要用于甚高频无线电发射机或其它电子设备。采用倍频器的主要原因有：(1)降低设备的主振频率。由于振荡器频率愈高稳定性愈差，一般采用频率较低而稳定度较高的晶体振荡器，以后加若干级倍频器达到所需频率。一般基音体频率不高于20MHz，具有高稳定性的晶体频率通常不超过5MHz。所以工作频率高，要求稳定性又严格的通信设备和电子仪器就需要倍频。(2)对于调相或调频发射机，利用倍频器可以加大相移或频移，即可增加调制度。(3)可以提高发射机的工作频率稳定性。因为采用了倍频器，输入频率与输出频率不同，从而减弱了寄生耦合1倍频的3种方法1.1傅里叶法这是一种最简单的模拟信频方式及它采用了傅里叶级数。每一个周期性的信号能定义为一个基频及它的谐波部分的和。如果你变换振荡器的正弦波输出为方波，那么你能用下面的关系式：下一步你必须选择这正确的次谐波。你用一个带通滤波器去衰减其它部分来选择要的部分但是此法仅适用于低频。图1-1 傅里叶倍频 1.2锁相环法这是一种最简单的倍频方法。在这个方法中，输出频率不是直接是基准频率的倍频，但出于一个电压控制的独立的振荡器，它是通过一个相位比较器与基准频率同步。要被比较的频率是除以倍频因子n。由于频率分割，压控振荡器（VCO）必须产生乘以n的倍频。分割后进入反馈回路，使在比较器输入端有相同的频率。这种方法在大的频率范围内容易实现。由于反馈回路及比较器的延迟引起抖动差一些。图1-2 锁相环倍频1.3参量法Fordahl开发了一个新的倍频模拟方法，该方法采用了基于在半导体之间给出的参数转移实现乘法功能的硬件，在其输出端具有一个次谐波衰减可选择的倍频系数。一个输出带通滤波器加以改善次谐波的衰减，由于模拟倍频类型，其频率nFref的频谱纯度改善了，并且相位噪声及抖动降低了。这种方法在低频及高频时都能很好工作。图1-3 参量倍频1.4各种方法的优缺点比较（如图1-4）图1-4 各种方法的优缺点 2 钟控D触发器又叫数据锁存器，一位钟控D触发器只能传送或存储一位二进制数据，而在实际工作中往往是一次传送或存储多位数据。为此，可以把若干个钟控D触发器的控制端CP连接起来，用一个公共的控制信号来控制，而各个数据端仍然是各自独立地接收数据。用这种形式构成的一次能传送或存储多位数据的电路称为锁存器。输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。通常只有0和1两个值。典型的逻辑电路是D触发器，其字长(位数)有4位、8位等。2.1电路组成和工作原理钟控D触发器的电路如图2-1所示。其中A门和B门构成基本触发器，C门和D门构成导引触发电路。当CP=1时，电路接收D信号的情况如下：(见图2-2)(1) CP1=1时，输入信号D=1，这时D门输出为0，C门输出为1，相当于基本触发器，=1，=0，触发器输出Q=1，=0。(2) CP2=1时，输入信号D=0，所以C门输出为0，D门输出为1，相当于基本触发器=0，=1。触发器输出Q=0，=1 图2-1 钟控D触发器电路图 图2-2 钟控D触发器工作波形图2.2功能描述表2-1为钟控D触发器的状态表。表2.2为钟控D触发器的激励表。它们根据前面对钟控D触发器工作原理分析而得。表2-1 钟控D触发器的状态表DQn+10101表2-2钟控D触发器的激励表QnQn+1D000110110101它的特征方程:Qn+1=D 同理可得出钟控D触发器的波形图。图2-3 钟控D触发器的波形图3主要芯片介绍3.1 74LS375简介双2位D触发器54/74LS375为4位D锁存器，其主要电特性的典型值如下图 3-1锁存允许端E0,1、E2,3为高电平时，输出端（Q）与数据端（D）相一致。当E为低电平时，Q保持已建立的电平。3.1.1引出端符号E0,1、E2,3锁存允许输入端 D0D3 数据输入端Q0Q3 锁存器输出端/Q0/Q3锁存器互补输出端3.1.2外接管腿：图 3-23.1.3逻辑图如下图 3-33.1.4功能表：图 3-43.1.5推荐工作条件：图 3-53.1.6静态特性（TA为工作环境温度范围）图 3-64电路原理4.1传统倍频电路的缺陷传统倍频电路利用RC微分电路和施密特触发与非门分别检出脉冲的上升沿和下降沿，然后经过一个输入端或门叠加输出，其工作电路原理如图4-1所示。图 4-1在图4-1所示电路中，当输入脉冲上升沿到达时。微分电阻R-1上出现正尖脉冲，从而使与非门输出一个负的窄脉冲信号A；而当输入脉冲下降沿到达时，微分电阻R2上出现负尖脉冲，从而使与非门输出一个正的窄脉冲信号B。将脉冲信号A反相后与信号B相加即可输出倍频信号。图4-1所示电路能够完成信号的倍频工作，但实现起来比较繁琐，电路工作稳定性差。其主要原因有两个： 1RC的取值比较讲究，不能太大，既要保证相邻两个输入脉冲都能产生相应的正负脉冲(不重叠)，又要防止当电容C取值较大(C500PF)，与非门的输入电流过大，损坏电路。 2由于常用电阻、电容的误差一般较大，如不经筛选直接应用于电路中，则会造成电路输出的脉冲宽度与设计要求不同，甚至出现两路脉冲宽度不同的情况。因此不适用于对脉冲宽度要求比较严格的工作场合，如：根据脉冲的占空比确定平均电压或电流的精密控制电路。4.2全新数字型倍频电路为克服上述电路的缺陷，便于电路调试，我设计了一种全数字型倍频电路，电路的原理图如图4-2。在此电路中，输入脉冲由A点输入，由时钟CLK上升沿打入D触发器1，D触发器1输出信号B，B信号在下一个时钟的上升沿被打入下一级D触发器2，D触发器2输出信号C，再将B、C信号异或，即可得到脉冲宽度为一个时钟周期的倍频信号(各点信号波形如图4-3)。采用这种方法实现的电路输出信号的脉冲宽度可由输入时钟周期的大小随意调节，唯一的要求是时钟的频率要大于两倍的输入信号的频率。图4-2 数字型倍频电路的原理图图4-3 各点信号波形图经仿真后结果如下图图4-4 电路仿真结果图5电路的组装和调试5.1电路的组装根据图4-4的电路仿真图的电路原理方框图，把单元电路进行组装，完成电路。5.2整机的布线存在1、按照电路的顺序一级一级地布局。2、了解元件管脚功能。3、布线尽可能少，合理进行步线。4、布线规律有制,尽量减少交叉。5、美观大方。6 、防止焊电路虚焊，焊点连接，接线短路。元件接反等易现的情况。 5.3电路的调试组装完成电路后，在示波器上观察现象并调试，最后看到输出波形为止。6结束语经过数月的课程设计，终于完成了任务，成功地做出了倍频放大电路。虽说过程辛苦，但是最后得到了理想的结果，心里还是很高兴的。课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程。通过这次的课设，加深了对电子电路理论知识的理解，熟练了仿真软件的使用。并锻炼了实践动手能力，能够正确的使用实验仪器。这次课程设计也锻炼了我独立思考的能力，虽然实物的焊接还不算太复杂，但都需要自己独立动手。这就要我在设计过程中必须认真思考，还不能马虎，否则，做出来的可能就是错误的。这就要求我们必须具有扎实的电子电路知识，这样遇到问题才能一步步解决。所以非常感谢学院给予我们此次课设机会，让我们更好的锻炼了自己，增强了理论与实践结合的能力。此外，还要感谢指导老师与同组成员给予我的耐心帮助。此次课程设计的过程中，我们不断发现错误，不断改正，不断领悟，不断获取。使得这次课程设计顺利完成。在此次课程设计最终方案的选择中，通过比较，在同学和