第2章_CPU内部结构与时钟系统PPT课件

.1、DSP原理及应用技术，第二章CPU内部结构及时钟系统，2，学习要点，1。CPU组成结构和总线类型2。中央处理器寄存器及其功能3。中央处理器时钟类型和用途4。看门狗模块功能和用法5。程序流类型。3，2.1中央处理器概述，在TMS320C2000系列中，中央处理器核心是：C20 x/c24x/c240 c27 x/c28 xtms 320 c28 x系列芯片有三个主要组成部分：中央处理器中央处理器内存芯片外部的tms 320c28x系列芯片的功能框图，4，c281锁图，32x32位乘法器，扇区锁存器128K16b，A(18-0)，D(15-0)，ProgramBus，DataBus，RAM18K16b，BootROM4K16b两个事件管理器的脉宽调制单元用于电机控制、16通道和12位分辨率模数转换模块。它的功能是防止程序飞行或进入一个死循环。脉宽调制单元包括多通道缓冲串行接口、增强型局域网、串行通信接口、串行外设接口、通用并行接口以及对片上调试功能的支持。中央处理器5，TMS320C28x是一款32位低功耗定点数字信号处理器，集成了数字信号处理器和微控制器的许多优秀特性。它采用改进的哈佛结构和循环寻址方式，精简指令集计算机，支持字节组合和分裂，位操作等。修改后的哈佛架构可以并行执行指令和读取数据。2.1中央处理器概述。6、2.1.1兼容TMS320C2000系列的中央处理器硬件结构有一定区别，指令集也不同，但是，在C28x芯片中可以通过选择兼容特性模式，使C28xCPU和C27xCPU与C2xLPCPU具有最好的兼容性。C28x芯片有三种工作模式：C27x目标兼容模式C28x模式C2xLP源兼容模式，2.1中央处理器概述，7、C28x模式：在这种模式下，用户可以使用C28x的所有有效功能、寻址模式和指令系统，因此，C28x芯片一般应该在这种模式下工作。C27x目标兼容模式：重置时，C28x中央处理器处于C27x目标兼容模式。在这种模式下，目标代码与C27Cpu完全兼容，其周期计数也与C27Cpu兼容。C2xLP源代码兼容模式：该模式允许用户运行C2xLP源代码，该源代码是使用C28x代码生成工具编译和生成的。2.1中央处理器概述。通过组合形状寄存器STl(P38)的位OBJMODE(D9)和位AMODE(D8)，可以选择模式。2.1中央处理器概述，9，2 . 1 . 2中央处理器的组成和特点1。中央处理器组成、中央处理器、模拟逻辑、存储器接口信号、时钟和控制信号、复位和中断信号、模拟信号、生成数据和程序存储地址：编码和操作指令；执行算术、逻辑和移位操作；控制寄存器阵列中的数据传输、数据存储和程序存储。监控和控制DSP芯片中不同组件的运行，并测试设备的运行。2.1中央处理器概述，10，2。CPU的主要特点(1)预测流水线):CPU有八级流水线，可以避免从同一个地址读写造成的混乱。(2)独立寄存器空间：中央处理器包含一些映射到数据空间的寄存器。这些寄存器可以用作系统控制寄存器、数学寄存器和数据指针。系统控制寄存器可以由特殊指令操作，而其他寄存器由特殊指令或寄存器寻址模式操作。(3)算术逻辑单元：32位算术逻辑单元执行二进制补码算术和布尔逻辑运算。(4)地址寄存器算术单元ARAU: ARAU产生数据存储地址和增量和减量指针与算术逻辑单元并行操作。(5)桶形移位器：执行高达16位的数据左移和右移操作。(6)乘法器：执行32位32位二进制补码乘法运算以获得64位乘积。有符号和无符号数字之间可以进行乘法运算。2.1中央处理器概述。12、2.1.3CPU信号有四个主要信号：(1)内存接口信号：这些信号在CPU、内存和外围设备之间传输数据；访问程序存储器和数据存储器；并且可以根据不同的字段长度区分不同的访问操作(16位或32位)。(2)时钟控制信号：这些信号为中央处理器和模拟逻辑提供时钟，可用于监控中央处理器。2.1中央处理器中央处理器概述，13，(3)复位中断信号：这些信号用于产生硬件复位和中断，并监控中断状态。(4)仿真信号：这些信号用于仿真和调试。2.1中央处理器概述。中央处理器的主要单元是：(1)程序和数据控制逻辑：用于存储从程序存储器中取出的指令队列(2)实时模拟逻辑：实现可视化操作(3)地址寄存器算术单元ARAU:为从数据存储器中取出的值分配地址。对于数据读取操作，它将地址放在数据读取地址总线TURBON上。对于数据写入操作，它在数据写入地址总线DWAB上加载地址。ARAU也可以改变价值观。15位和辅助寄存器XAR7XAR0，(4) ALU: 32位ALU可以完成二进制补码运算和布尔运算。运算前，算术逻辑单元从寄存器、数据存储器或程序控制逻辑接收数据；运算结束后，ALU将数据存入寄存器和数据存储器(5)预取队列和指令解码(6)程序和数据地址发生器(7)定点乘法器：完成32位32位二进制补码乘法运算，得到64位乘积。(8)中断处理，2.2CPU结构和总线。16，地址和数据总线存储器接口有3组地址总线：1。1.程序地址总线：程序地址总线用于从程序空间传送读/写地址。PAB是一种22位总线。2.数据读取地址总线：32位数据读取地址总线用于从数据空间传输读取地址。2.2CPU结构和总线，18，3.DWAB(数据写地址总线)数据写地址总线：32位DWAB用于从数据空间传输写地址。内存接口也有三组数据总线：1。PRDB(程序读取数据总线)程序读取数据总线：PRDB用于在读取程序空间时传输指令或数据。PRDB是32位总线。2.2CPU结构和总线，数据读取数据总线：DRDB用于在读取数据空间时传输数据。DRDB是32位总线。3.数据/程序写数据总线：32位数据总线用于将数据写入数据空间和程序空间时传输数据。2.2CPU结构和总线，20，C28xInternalBusStructure，数据/写地址总线DWAB-数据-写地址总线(32位)，程序地址总线PAB-程序地址总线(22位)，执行，r-m-watomicalu，实时仿真完成基于最低4位的算术右移T，(D3D0)十进制数0 15ASRLACC，T；根据031，2.3.2被乘数寄存器XT、33，2.3.3结果寄存器(P，PH，PL)，结果寄存器P主要用于存储乘法运算的结果。可以直接加载16位常量，或者从16位/32位数据存储器、16位/32位可寻址中央处理器寄存器和32位累加器中读取数据。p寄存器可用作32位寄存器或两个独立的16位寄存器：高位16位和低位16位。当p、PH、PL被某些指令访问时，所有32位被复制到ALU移位器以执行左移位和右移位。指令的移位操作由状态寄存器ST0中的乘积移位模式决定，该模式为Pm(乘积移位模式)D9至D7位。2.3.3结果寄存器(p、PH1、pl)，35，2.3.4数据页指针(DP)，DP是一个16位寄存器，由6位偏移形成的数据页地址处于直接寻址模式。数据存储器在64字数据页中寻址，即一页是26=64字数据存储器，具有216=64K=65536个数据页。在标有0000HFFFFH(065535)的26216=222=4M字的数据存储器中，16位数据页指针(DP)在DP直接寻址模式下保存当前数据页号。您可以通过为数据分配新值来更改数据页码。36，37，2.3.5堆栈指针SP，16位，可寻址数据空间的较低64K(216)。使用SP时，将32位地址的高16位设置为0(SP高16位不可操作)。复位后，SP指向地址00000400H。堆栈操作说明如下：1 .堆栈从低地址增长到高地址。2.SP总是指向堆栈中的下一个空域。3.在复位期间，SP被初始化，它指向地址00000400。38，4。当堆栈中存储32位值时，先存储较低的16位，然后将较高的16位存储在下一个高地址(较低的位在低地址，较高的位在高地址)。5.当读取和写入32位值时，C28xCPU希望内存或外设接口逻辑将读取/写入安排到偶数地址。例如，如果SP包含奇数地址00000083H，则32位读取操作将从地址00000082H和00000083H读取值。2.3.5堆栈指针SP，39，6。如果SP的值增加到超过FFFFH，或者SP的值减少到低于0000H，则SP已溢出。如果SP增加到超过FFFFH，它将从0000H开始计数。例如，如果SP=FFFEH，并且一条指令将3加到SP，结果是SP=00001H。当SP降低到0000时，它将从FFFFH再次计数。例如，如果SP=0002H，并且一条指令从SP开始递减4，则结果为FFFEH。7.堆叠值时，SP不需要奇数或偶数地址。安排是由内存或外围接口逻辑完成的。2.3.5堆栈指针SP，40，2.3.6辅助寄存器XAR0XAR7，ar0 ar7，中央处理器提供8个32位辅助寄存器：XAR0，XARI，XAR2，XAR3，XAR4，XAR5，XAR6，XAR7。它们可以用作内存地址指针或通用寄存器。许多指令可以访问XAR0-XAR7的低16位，其中辅助寄存器的低16位是AR0-AR7，用作环路控制和16位比较的通用寄存器。访问AR0-AR7时，寄存器的高16位(AR0H-AR7H)可能会也可能不会改变，这主要取决于所应用的指令。AR0H-AR7H只能作为XAR0-XAR7的一部分读取，不能单独访问。2.3.6辅助寄存器XAR0XAR7，AR0AR7，42，2.3.7程序指针PC，当流水线满时，22位程序指针总是指向当前的操作指令，这刚刚达到流水线解码的第二阶段。一旦指令到达流水线的阶段2，它不会被中断从流水线中移除，而是在中断被执行之前被执行。43，2.3.8返回程序寄存器RPC，RPC存储LCR(长调用指令)指令的返回地址当调用操作由LCR(长调用指令)指令执行时，返回地址存储在RPC寄存器中，RPC的前一个值存储在堆栈中(在两个16位操作中)。当LRETR指令执行返回操作时，返回地址将从RPC寄存器中读取，堆栈中的值将写回RPC寄存器(两次16位操作)。RPC寄存器不用于其他调用指令。44，2.3.9中断控制寄存器IFG、IER、DBGIER、C28x有三个用于控制中断的寄存器：中断标志寄存器(IFR)、中断使能寄存器(IER)和调试中断使能寄存器(DBGIER)。IFR包含可屏蔽中断的标志位(可由软件屏蔽)。当其中一个位由硬件或软件设置时，相应的中断被使能。中断可以用IER的相应位屏蔽和使能。当数字信号处理器在实时模拟模式下运行且中央处理器暂停时，数据库指示器指示可以使用接近时间的中断(如果启用)。45，使能使能，开中断禁用禁用禁用，关中断。46，使能使能，开中断禁用禁用，关中断，实时操作系统中断，数据逻辑中断。47，挂起挂起，表示中断尚未执行结束，表示中断正在执行。48，待定，表示中断没有被执行。49，启用禁用禁用，50，启用禁用禁用，51、2.3.10状态寄