数字电子技术基础简明教程3ppt课件

概述,一、组合逻辑电路的特点,=F0（I0、I1,In-1）,=F1（I0、I1,In-1）,=F1（I0、I1,In-1）,1.逻辑功能特点,电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。,2.电路结构特点,(1)输出、输入之间没有反馈延迟电路,(2)不包含记忆性元件(触发器)，仅由门电路构成,二、组合电路逻辑功能的表示方法,真值表，卡诺图，逻辑表达式，时间图(波形图),三、组合电路分类,按逻辑功能不同：,加法器比较器编码器译码器数据选择器和分配器只读存储器,按开关元件不同：,CMOSTTL,按集成度不同：,SSIMSILSIVLSI,3.1组合电路的分析方法和设计方法,3.1.1组合电路的基本分析方法,一、分析方法,逻辑图,逻辑表达式,化简,真值表,说明功能,分析目的：,确定输入变量不同取值时功能是否满足要求；,得到输出函数的标准与或表达式，以便用MSI、LSI实现；,得到其功能的逻辑描述，以便用于包括该电路的系统分析。,二、分析举例,例分析图中所示电路的逻辑功能,表达式,真值表,功能,判断输入信号极性是否相同的电路符合电路,解,例3.1.1分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,解,(1)逐级写输出函数的逻辑表达式,W,X,例3.1.1分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,W,X,解,(2)化简,例3.1.1分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,(3)列真值表,ABCD,ABCD,Y,Y,0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,1010,1011,1100,1101,1110,1111,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,(4)功能说明：,当输入四位代码中1的个数为奇数时输出为1，为偶数时输出为0检奇电路。,解,例：试分析图示逻辑电路的功能。,表达式,真值表,自然二进制码,格雷码,自然二进制码至格雷码的转换电路。,分析功能,推广到一般，将n位自然二进制码转换成n位格雷码：Gi=BiBi+1（i=0、1、2、n-1）,3.1.2组合电路的基本设计方法,一、设计方法,逻辑抽象,列真值表,写表达式化简或变换,画逻辑图,逻辑抽象：,根据因果关系确定输入、输出变量,状态赋值用0和1表示信号的不同状态,根据功能要求列出真值表,根据所用元器件(分立元件或集成芯片)的情况将函数式进行化简或变换。,化简或变换：,设定变量：,二、设计举例,例3.1.2设计三人表决电路。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.,解,输入A、B、C，输出Y,状态赋值：,A、B、C=0表示按键不按,Y=0表示不赞成,(1)逻辑抽象,A、B、C=1表示按键按下,Y=1表示多数赞成,解,列真值表,(2)写输出表达式并化简,最简与或式,最简与非-与非式,000,001,010,011,100,101,110,111,0,0,0,1,0,1,1,1,二、设计举例,例3.1.2设计三人表决电路。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.,二、设计举例,解,(3)画逻辑图,用与门和或门实现,A,B,Y,C,用与非门实现,&,例3.1.2设计三人表决电路。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.,74LS10,74LS00,+5V,B开关,C开关,A开关,Y逻辑电平指示灯,设计一个四人无弃权表决器，要求用两片74LS00实现。,使用两片74LS00实现,例设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,解(1)逻辑抽象,输入变量：,1-亮,0-灭,输出变量：,R（红）Y（黄）G（绿）,Z（有无故障）,1-有,0-无,列真值表,RYG,Z,000,001,010,011,100,101,110,111,1,0,0,1,0,1,1,1,(2)卡诺图化简,R,YG,0,1,00,01,11,10,1,1,1,1,1,例设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,解,(3)画逻辑图,例：试将8421BCD码转换成余3BCD码,（1）真值表,（2）卡诺图,（4）电路图,（3）表达式,3.2加法器和数值比较器,3.2.1加法器,一、半加器和全加器,1.半加器（HalfAdder）,两个1位二进制数相加不考虑低位进位。,00,01,10,11,00,10,10,01,真值表,函数式,Ai+Bi=Si(和)Ci(进位),逻辑图,曾用符号,国标符号,半加器（HalfAdder）,函数式,2.全加器（FullAdder）,两个1位二进制数相加，考虑低位进位。,Ai+Bi+Ci-1(低位进位)=Si(和)Ci(向高位进位),1011,-A,1110,-B,+,-低位进位,1,0,0,1,0,1,1,1,1,真值表,00,10,10,01,10,01,01,11,-S,高位进位,0,卡诺图,全加器（FullAdder）,A,BC,0,1,00,01,11,10,1,1,1,1,A,BC,0,1,00,01,11,10,1,1,1,1,圈“0”,最简与或式,圈“1”,用与或非门实现,逻辑图,(a)用与门、或门和非门实现,曾用符号,国标符号,(b)用与或非门和非门实现,3.集成全加器,TTL：74LS183,CMOS：C661,双全加器,二、加法器（Adder）,实现多位二进制数相加的电路,1.4位串行进位加法器,特点：,电路简单，连接方便,速度低=4tpd,tpd1位全加器的平均传输延迟时间,2.超前进位加法器,作加法运算时，总进位信号由输入二进制数直接产生。,特点,优点：速度快,缺点：电路比较复杂,逻辑结构示意图,集成芯片,CMOS：CC4008,TTL：7428374LS283,加法器74LS283的逻辑符号,加法器的应用,N位加法运算、代码转换、减法器、十进制加法,例：试用四位加法器实现8421BCD码至余3BCD码的转换。,解：余3码比8421码多3，因此：,A3-A0：8421码,B3-B0：0011（3）,CI0：0,3.2.2数值比较器（DigitalComparator）,一、1位数值比较器,00,01,10,11,010,001,100,010,真值表,函数式,逻辑图,用与非门和非门实现,AiBi,LiGiMi,=AiBi,二、4位数值比较器,A=A3A2A1A0,AB,L=1,A=B,M=1,AB、FAB、IAB(b3b2b1b0)：输出（AB）=1,（2）逻辑功能：,A（a3a2a1a0）B(b3b2b1b0)：（AB）=1,A（a3a2a1a0）=B(b3b2b1b0)：由控制输入决定,（1）逻辑符号：,74LS85功能表,（二）比较器的应用,例1：八位二进制数比较,例2：用比较器构成用8421BCD码表示的一位十进制数四舍五入电路。,解:A3A0：8421BCD码,解：位扩展，用两片4位比较器,低位的输出与高位的控制输入连接,B3B0：0100（十进制数4）,AB输出端用于判别,3.3编码器和译码器,3.3.1编码器（Encoder）,编码：,用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）,二进制编码器,二十进制编码器,分类：,普通编码器,优先编码器,2nn,104,或,一、二进制编码器,用n位二进制代码对N=2n个信号进行编码的电路,3位二进制编码器(8线-3线),编码表,函数式,Y2=I4+I5+I6+I7,Y1=I2+I3+I6+I7,Y0=I1+I3+I5+I7,输入,输出,I0I7是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。,输入,输出,000,001,010,011,100,101,110,111,Y2Y1Y0,I0I1I2I3I4I5I6I7,函数式,逻辑图,用或门实现,用与非门实现,优先编码：,允许几个信号同时输入，但只对优先级别最高的进行编码。优先顺序：I7I0,编码表,函数式,2.3位二进制优先编码器,输入输出为原变量,逻辑图,输入输出为反变量,用4位二进制代码对09十个信号进行编码的电路。,1.8421BCD编码器,2.8421BCD优先编码器,3.集成10线-4线优先编码器,（7414774LS147）,三、几种常用编码,1.二-十进制编码,8421码余3码2421码5211码余3循环码右移循环码,循环码（反射码或格雷码）,ISO码,ANSCII（ASCII）码,二、二-十进制编码器,2.其他,74LS147,例：试用74147和适当的门构成输出为8421BCD码并具有编码输出标志的编码器。,解：只要在74147的输出端增加反相器，即可获得题中所需的输出码。在输入端均为高电平时GS为0，而有低电平信号输入时GS为1，可由与非门实现此功能。,输入优先级别的次序依次为：7,6,5,4,3,2,1,0。输入有效信号为低电平。输入使能端EI低电平有效。输出使能端EO只有在EI有效且没有输入有效信号时为低,例：用两片8-3线优先编码器74LS148扩展成16线-4线编码器。,当EI2=1时，EO2=1，EI1=1，两片均禁止编码，DCBA=1111。当EI2=0，高位片(2)允许编码。如I8-I15都是高电平，即无编码请求，则EO2=0,EI1=0,允许低位片(1)编码。当EI2=0,且I8I15中有编码请求时，EO2=1，EI1=1，高位片编码，低位片禁止编码。,3.3.2译码器（Decoder）,编码的逆过程，将二进制代码翻译为原来的含义,一、二进制译码器(BinaryDecoder),输入n位二进制代码,如：2线4线译码器,3线8线译码器,4线16线译码器,输出m个信号m=2n,1.3位二进制译码器(3线8线),真值表,函数式,00000001,00000010,00000100,00001000,00010000,00100000,01000000,10000000,3线-8线译码器逻辑图,输出低电平有效,工作原理：,2.集成3线8线译码器-74LS138,引脚排列图,功能示意图,输入选通控制端,芯片禁止工作,芯片正常工作,允许译码器工作,禁止译码,0,0,输出逻辑函数式,3.二进制译码器的级联,两片3线8线,4线-16线,A0,A1,A2,A3,0,1,07,815,三片3线-8线,5线-24线,工禁禁,禁工禁,禁禁工,禁禁禁,全为1,功能特点：,输出端提供全部最小项,电路特点：,与门(原变量输出),与非门(反变量输出),4.二进制译码器的主要特点,二、二-十进制译码器(Binary-CodedDecimalDecoder),将BCD码翻译成对应的十个输出信号,集成4线10线译码器：,744274LS42,共阴极,高电平驱动,1111110,0110000,1101101,1111001,0110011,1011011,1011111,1110000,1111111,1111011,共阴接法数码显示器需要配用输出高电平有效的译码器。,半导体显示(LED),液晶显示(LCD),三、显示译码器,数码显示器,每字段是一只发光二极管,十进制数A3A2A1A0YaYbYcYdYeYfYg显示字形0000011111100100010110000120010110110123001111110013401000110011450101101101156011010111116701111110000781000111111189100111110119,A3A2A1A010101111都是伪码，在真值表里用表示。,要求用或非门实现,电路实现：以设计输出Ya的逻辑表示式及电路图为例,共阳极,0000001,1001111,0010010,0000110,1001100,0100100,0100000,低电平驱动,0001111,0000000,0000100,共阳接法数码显示器需要配用输出低电平有效的译码器。,七段显示译码器：,7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。,A3A0：BCD码输入信号,ag：译码输出，高电平有效,熄灭信号输入/灭零输出信号,下面举一个利用7488实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭零，实现无意义位的“消隐”。,各片7448的LT均接高电平，由于第一片的RBI0且DCBA0000，所以第一片满足灭零条件，无字形显示，同时输出RBO=0；第一片的RBO与第二片的RBI相连，使第二片也满足灭零条件，无显示并输出RBO0；同理，第三片的零也熄灭，无显示。由于第四片BRI=0、DCBA=0001，正常译码显示，RBO=1。五、六、七片译码器的RBI1，它们都正常译码，按输入BCD码去点亮各段电极。,数据传输方式,0,1,1,0,并行传送,0,1,1,0,串行传送,并-串转换：数据选择器,串-并转换：数据分配器,3.4数据选择器和分配器,在发送端和接收端不需要数据并-串或串-并转换装置，但每位数据各占一条传输线，当传送数据位数增多时，成本较高，且很难实现。,3.4.1数据选择器(DataSelector),能够从多路数据输入中选择一路作为输出的电路,一、4选1数据选择器,输入数据,输出数据,选择控制信号,1.逻辑抽象,D0,D1,D2,D3,D000,D0,DA1A0,真值表,D101,D210,D311,Y,D1,D2,D3,2.逻辑表达式,一、4选1数据选择器,2.逻辑表达式,3.逻辑图,=D0,=D1,=D2,=D3,二、集成数据选择器,1.8选1数据选择器,7415174LS1517425174LS251,引脚排列图,功能示意图,禁止,使能,000,001,010,011,100,101,110,111,1,0,A2A0地址端,D7D0数据输入端,2.集成数据选择器的扩展,两片8选1（74151）,16选1数据选择器,A2,A1,A0,A3,低位,高位,0,07,D0D7,1,D8D15,0,四片8选1（74151）,32选1数据选择器,方法1：,74LS139双2线-4线译码器,1,07,0,00,01,10,11,D0D7,D8D15,D16D23,D24D31,方法2：,74LS153双4选1数据选择器,方法1：,四片8选1（74151）,32选1数据选择器,四路8位并行数据,四路1位串行数据,一路1位串行数据,真值表（使用74LS139双2线-4线译码器）,3.4.2数据分配器(DataDemultiplexer),将1路输入数据，根据需要分别传送到m个输出端,一、1路-4路数据分配器,数据输入,数据输出,选择控制,00,01,10,11,D000,0D00,00D0,000D,真值表,函数式,逻辑图,二、集成数据分配器,用3线-8线译码器可实现1路-8路数据分配器,数据输出,S1数据输入（D）,地址码,数据输入(任选一路),3.5用MSI实现组合逻辑函数,3.5.1用数据选择器实现组合逻辑函数,一、基本原理和步骤,1.原理：,选择器输出为标准与或式，含地址变量的全部最小项。例如,而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。,4选1,8选1,2.基本步骤,(1)根据n=k-1确定数据选择器的规模和型号,(n选择器地址码，k函数的变量个数),(2)写出函数的标准与或式和选择器输出信号表达式,(3)对照比较确定选择器各个输入变量的表达式,(4)根据采用的数据选择器和求出的表达式画出连线图。,二、应用举例,例3.5.1,用数据选择器实现函数,解,(2)标准与或式,(1)n=k-1=3-1=2,可用4选1数据选择器74LS153,数据选择器,(3)确定输入变量和地址码的对应关系,令A1=A,A0=B,则D0=0D1=D2=CD3=1,方法一：,F,(4)画连线图,方法二：,F,令A1=B,A0=C,二、应用举例,例3.5.1,用数据选择器实现函数,解,则D0=0D1=D2=AD3=1,画连线图,例用数据选择器实现函数,解,(2)函数Z的标准与或式,8选1,(3)确定输入变量和地址码的对应关系,(1)n=k-1=4-1=3,若令,A2=A,A1=B,A0=C,(4)画连线图,则,D2=D3=D4=1,D0=0,用8选1数据选择器74LS151,Z,D1=D,3.5.2用二进制译码器实现组合逻辑函数,一、基本原理与步骤,1.基本原理：,二进制译码器又叫变量译码器或最小项译码器,它的输出端提供了其输入变量的全部最小项。,任何一个函数都可以写成最小项之和的形式,2.基本步骤,(1)选择集成二进制译码器,(2)写函数的标准与非-与非式,(3)确认变量和输入关系,例用集成译码器实现函数,(1)三个输入变量，选3线8线译码器74LS138,(2)函数的标准与非-与非式,(4)画连线图,解,二、应用举例,(4)画连线图,(3)确认变量和输入关系,令,解,则,在输出端需增加一个与非门,例用集成译码器实现函数,选3线8线译码器74LS138,例3.5.2试用集成译码器设计一个全加器。,(1)选择译码器：,解,全加器的符号如图所示,选3线8线译码器74LS138,(2)写出函数的标准与非-与非式,例3.5.2试用集成译码器设计一个全加器。,解,(2)函数的标准与非-与非式,选3线8线译码器74LS138,(3)确认表达式,(4)画连线图,第三章小结,一、组合逻辑电路的特点,组合逻辑电路是由各种门电路组成的没有记忆功能的电路。它的特点是任一时刻的输出信号只取决于该时刻的输入信号，而与电路原来所处的状态无关。,逻辑图,逻辑表达式,化简,真值表,说明功能,二、组合逻辑电路的分析方法,三、组合逻辑电路的设计方法,逻辑抽象,列真值表,写表达式化简或变换,画逻辑图,练习写出图中所示电路的逻辑表达式，说明其功能,解,1.逐级写出输出逻辑表达式,2.化简,3.列真值表,00,01,10,11,1,0,0,1,4.功能,输入信号相同时输出为1，否则为0同或。,四、常用中规模集成组合逻辑电路,1.加法器：,实现两组多位二进制数相加的电路。根据进位方式不同，可分为串行进位加法器和超前进位加法器。,2.数值比较器：,比较两组多位二进制数大小的电路。,集成芯片：,74LS183（TTL）、C661（CMOS）双全加器,两片双