数字电子技术第二章

概况：第2章逻辑门，二极管，晶体管的开关特性，TTL集成逻辑门，CMOS集成逻辑门，集成逻辑门的应用，本章总结，最简单的and，or，not门，2.1概况，主要要求：理解逻辑门的作用和常用类型。 了解高电平信号和低电平信号的含义。2.1的概要、门电路是实现逻辑关系的电子电路。 基本门： andandandorandnotandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandanda ndandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandandan 采用dandandandandandandandandandandandandandandandandandand PNP管和PMOS管，电源电压为负值时，采用负逻辑非常方便。 今后除非另有说明，一律采用正逻辑。 2.1概说、一、正逻辑和负逻辑、二、获取高低水平的方法和高水平和低水平的含义、获取高水平和低水平的基本原理，高水平和低水平不是一定值，而是一定范围的电位值。 高电平信号是多少信号？低电平信号是多少信号？由栅极种类等决定，分别为：TTL栅极：VILmax=0.7V、VIHmin=1.4VVOLmax=0.3V、VOHmin=3.6V， CMOS栅极： vilmax=VIH mmax=vdd/2 vol=0v，VOH=VDD，在低电平时电压越低越好，在高电平时电压越高越好。 但是，不能超过电源电压范围，主要要求理解二极管、晶体管的开关特性。 掌握二极管、晶体管的开关动作条件。2.2二极管和晶体管的开关特性相当于通过使用二极管的单向导电性、该电路由所施加的电压的极性来控制的开关。 ui=ui时，d为on，uO=0.7=UOL-开关为off，2.2.1二极管开关特性，UIH=VCC，UIL=0，uI=UIH时，d为off，uo=VCC=UOH-开关为off，为什么晶体管可以作为开关使用怎样控制开关？ 另外，当输入uI为l电平且变为uBEUth时，晶体管开始导通，iB0，晶体管在放大导通状态下操作。 饱和区、放大区、一、晶体管的开关作用及其条件、截止区、晶体管的截止状态等效电路、uI=UIH、晶体管的导通条件等效电路、输入uI为高电平时，晶体管饱和。ubeuce(sat)0.3v0，c，e之间相当于打开开关。 此外，在晶体管饱和状态等效电路中，iB越大，饱和越深。 另外，由于UCE(Sat)0，饱和后iC为大致一定值，iCIC(Sat)=例在下图的电路中，为=50，UBE(on)=0.7V，UIH=3.6V，UIL=0.3V，为了使晶体管开关动作，选择RB值，对应于输入波形描绘输出波形。 (1)当uI=UIL=0.3V时，由于当晶体管满足关断条件并且uI=UIH=3.6V时，应当满足iBIB(sat )，因此应当满足RB100 在uI=UIL情况下，晶体管截止，uO=Vcc=UOH-开关截止，UIH=VCC，UIL=0，uI=UIH时，晶体管深度饱和，uo=UCES=UOL-开关闭合，3级非栅极电路连接到数字电路其被认为是非栅极，在上述例子中，晶体管反相器的工作波形为理想波形，实际的波形为：uI从uii跳跃至UIH时，晶体管从截止变为饱和，iC从0逐渐减少至IC(sat )，uC从VCC逐渐减少至UCE(sat )。 另外，当uI从UIH跳到负时，晶体管不能立即从饱和转变为截止，且晶体管退出饱和区域需要一段时间。 另一方面，晶体管的动态开关特性将、uI上升到0.9IC(sat )所需的时间ton称为晶体管导通时间。 通常，在工作频率不高的情况下，必须无视开关时间，而在工作频率高的情况下，必须考虑开关速度是否适当。 另外，将uI降低到0.1IC(sat )为止的时间toff称为晶体管截止时间。 通常，toffton、toff 2、晶体管的动态开关特性的开关时间主要是电荷蓄积效应，为了提高开关速度，必须降低晶体管的饱和深度，加速基区蓄积电荷的消散。在普通晶体管的基极和集电极之间连接肖特基势垒二极管(SBD )。 电阻饱和晶体管的开关速度高，无电荷蓄积效果SBD的导通电压不是0.7V，只有0.4V，因此UBC=0.4V时SBD导通，UBC钳位为0.4V，饱和深度下降。 三、电阻饱和晶体管概要、图2.3.1二极管和and门、反馈、真值表、逻辑电平、2.3.1二极管和and门、2.3最简单的and门、or门、缺陷：输出电平偏移、2.3.2二极管和or门、图2.3.2二极管逻辑电平、真值表、缺陷：输出电平偏移，2.3.3晶体管和非门，图2.3.3晶体管和非门(反相器)，反馈，真值表，R2和VEE的作用：保证输入的输入为高电平时，保证晶体管的工作为深饱和状态，输出电平缺陷：具有较大的输出电阻和较差的负载能力，2.3.4DTL (二级管-晶体管)栅极，nor:的二级管或栅极晶体管的非栅极，nor:的二级管和栅极晶体管的非栅极，缺陷： 1，输出电平发生偏移，级数越多，则缺陷越严重nor:的二级管和栅晶体管的非栅极、2、负载能力差，主要要求：理解TTL和非栅极的结构和工作原理。 理解TTL集成逻辑门的主要参数和使用常识。2.4TTL整合逻辑门，掌握TTL基本门的逻辑功能和主要外部特性。 掌握开路集电极和三栅的逻辑功能及应用。2.4.1TTL反相器的电路结构和工作原理、一、电路结构、输入级主要由晶体管T1、基极电阻R1和箝位二极管D1构成。 D1是输入钳位二极管，抑制输入端的负极性噪声。 当正常信号输入时，D1不操作，并且如果输入负噪声电压大于二极管导通电压，则二极管被导通，并且输入端子处的负电压被钳位在-0.7V，这不仅抑制了输入端子处的负噪声，而且V1也具有保护作用。 此外，中间级用作反相放大器，并且T2集电极C2和发射极E2同时输出具有两个逻辑电平的相反信号，以分别驱动T3和T5。 输出电平由T3、D2、R4、V5构成。 其中V3和V5构成推挽式输出结构，提高了负载能力。 输入端为低电平时，输出高电平。 另外，TTL反相器的工作原理(假设输入VIH=3.6V，VIL=0.3V )、输入电流方向：IIL流入输入端子、输入电流的大小：1mA、输入为高电平时输出低电平、输入电流方向：IIH流入输入端子、输入电流的大小：小于40uA、三、 据说电压传输特性和噪声容限、输出电压根据输入电压变化的特性，uI较小时在AB级动作，此时T2、T5为截止，T4、D2为导通，输出始终为高电平，UOH3.6V，nand门在截止区动作或关闭门。uI大时在BC段工作，此时T2、T5在扩大区域工作，uI的微小增大引起uO的急剧下降，与非门在转换区域工作。 此外，当uI较大时，在CD段中操作，此时T2、T5饱和，输出总是低电平，UOL0.3V，与非门在饱和区中操作，或者门处于开启状态。 1、电压传输特性，下面介绍有关电压传输特性的主要参数：对于各参数，在、标准高电平USH、uOUSH的情况下，设为输出高电平，通常，设为USH=3V。 另外，在标准低电平USL、uOUSL的情况下，视为输出低电平，通常设为USL=0.3V。关门电平UOFF，在保证输出为标准高电平USH以上的情况下，允许的输入低电平的最大值。 开门电平UON保证在输出为标准低电平USL以下时允许的输入高电平的最小值。 阈值电压UTH，对应于转换点的输入电压，也称为阈值电平。 USH=3V，USL=0.3V，UOFF，UON，UTH，对于近似分析： uIUTH，andnoton，低电平UOL； uI0.7V以后，vi也随着RI的增大而增大。 c)vi1.4以后，T5管导通，UB1被钳位在2.1V，之后，vi不会随着RI的增大而增大。 此时的RI被称为开路电阻，根据TTL系列的不同，RON、ROFF也不同。 此外，相应的输入端子相当于输入低电平，即输入逻辑0。 另外，由于逻辑0，Ya输出始终为高电平UOH。此外，相应的输入端子相当于输入高电平，即输入逻辑1。 逻辑1，所以可以如图描绘波形。 解：图(a )中ri=300RON3k，实用，a )通过一个电阻串联连接两个TTL栅极时，该电阻的电阻值不能大于ron。 3 .输出特性和负载电流将流向与门的输出端。 此外，负载电流从与门的输出端流到外部负载。 输入均为高电平，输入均为低电平，输出均为低电平，输出均不得超过其最大允许电流以及高电平、汇流负载、拉流负载、汇流负载、拉流负载。 否则，电路将无法正常工作，或者门电路烧坏。 实用中常用的扇出系数NOL表示电路负载能力。 门电路输出低电平时允许拥有类门电路的数量。 输出电压uo随、输出电流IL的变化而变化的关系曲线。 a )从输出低电平时的输出特性、UoL=iLrce5、iL=nIIL、n为负载栅极的个数、TTL反相器的低电平输出特性、低电平输出特性中，可以检测出输出某一低电平时的最大负载电流。 TTL变频器输出低电平时的输出特性如下所示。 可测量各栅极的输出低电平特性。 另外，iL=nIILUGS(TH )、UGS(TH)0UGSUGS(th)N |UGS(th)P|且UGS(th)N=|UGS(th)P|、UGS(th)N、扩展NMOS管理开路电压、扩展PMOS管理开路电压、UGS(th)P、2.6.1CMOS反相器另外，与输入的高低无关，在VN、VP中必定有1根管关断，作为静态漏极电流id0。 因此，CMOS反相器的静态功耗极小。 uOVDD处于高电平。 uO0V，低电平。 由于图2.6.2CMOS反相器的电压传输特性、返回、电压传输特性、2、电压传输特性和电流传输特性、图2.6.3CMOS反相器的电流传输特性、返回、电流传输特性和特征：无论输入处于低电平还是高电平，电流都接近于零，因此功耗都很低。 同时，当TTL栅极同时输入低电平和高电平时，所述电源电流的计算可以获知TTL栅极的功耗。 图2.6.4不同VDD下CMOS逆变器的噪声容限、返回、三、输入侧噪声容限，结论：电源电压越高，抗噪声性越强。图2.6.6CMOS反相器的输入保护电路(a)CC4000系列的输入保护电路(b)74HC系列的输入保护电路、返回、2.6.2CMOS反相器的静态输入特性和输出特性、1、输入特性、图2.6.7CMOS反相器的输入特性(a )图2.6.6(a )电路的输入由于图2.6.6(b )电路的输入特性、返回、CMOS反相器用是绝缘栅场效应晶体管，因此Ii0的输入特性如下图所示，图2.6.8vO=VOL时的CMOS反相器的动作状态、返回、2、输出特性、输出低电平特性， 图2.6.9CMOS反相器低电平输出特性、返回、相同的IoL值，VDD越高VOL也越低，图2.6.10vO=VOH时的CMOS反相器的动作状态、返回、输出高电平特性、图2.6.11CMOS反相器的高电平输出特性、返回、相同3、输入负载特性、绝缘栅场效应晶体管的栅极绝缘，因此没有输入负载特性。 4、CMOS倒相器的功耗、集成电路的功耗是供电电源向集成电路供给的功耗，它是测量电路性能的重要技术指标。 各种集成电路的功耗水平由该电路的电路结构、制造工艺、集成度和外部使用条件来决定。 在当前流行的各种集成电路产品中，CMOS集成电路的功耗最低，封装整体的静态平均功耗小于10uW，但随着工作频率的上升，CMOS集成电路的动态功耗显着增加。 例下图中，门电路为CMOS系列，要