数字电子技术基础教学作者沈任元思考题与习题ppt课件

.,思考题与习题,数字电子技术基础,第1章门电路,第2章逻辑代数,第3章组合电路,第8章数/模转换,第9章综合分析,第4章触发器,第5章时序电路,第7章逻辑器件,第6章脉冲波形,1-1填空题1）半导体是导电能力介于_和_之间的物质。2）PN结加正向电压时_，加反向电压时_，这种特性称为PN结的特性。3）三极管从结构上看可以分成和两种类型。,导体,绝缘体,导通,截止,单向导电,NPN,PNP,.,4）三极管截止的条件是。三极管饱和导通的条件是。三极管饱和导通的IBS是。5)半导体三极管作为电子开关时，其工作状态必须为状态或状态。6）74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为。74TTL电路的电源电压值和输出电压的高、低电平值依次为。,UBE0V,IBIBS,IBS（VCCUCES）/Rc,饱和,截止,5V、2.7V、0.5V,5V、2.4V、0.4V,.,7）门电路输出为电平时的负载为拉电流负载，输出为电平时的负载为灌电流负载。8）OC门称为门，多个OC门输出端并联到一起可实现功能。9）门电路的输入电流始终为零。10）CMOS门电路的闲置输入端不能，对于与门应当接到电平，对于或门应当接到电平。,集电极开路,线与,CMOS,悬空,高,低,高,低,.,1-2选择题1）以下电路中常用于总线应用的有ABC。A.TSL门B.OC门C.漏极开路门D.CMOS与非门2）某TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为B。A.N=5B.N=10C.N=20D.N=403）CMOS数字集成电路与TTL数字集成电路相比突出的优点是ACD。A.微功耗B.高速度C.高抗干扰能力D.电源范围宽,.,4）对于TTL与非门闲置输入端的处理，可以ABD。A.接电源B.通过电阻3k接电源C.接地D.与有用输入端并联5）以下电路中可以实现“线与”功能的有CD。A.与非门B.三态输出门C.集电极开路门D.漏极开路门6）三态门输出高阻状态时，ABD是正确的说法。A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动,.,7）已知发光二极管的正向压降UD=1.7V，参考工作电流ID=10mA，某TTL门输出的高低电平分别为UOH=3.6V，UOL=0.3V，允许的灌电流和拉电流分别为IOL=15mA，IOH=4mA。则电阻R应选择D。A.100B.510C.2.2kD.3008）74HC系列集成电路与TTL74系列相兼容是因为C。A.引脚兼容B.逻辑功能相同C.以上两种因素共同存在9）74HC电路的最高电源电压值和这时它的输出电压的高、低电平值依次为C。A.5V、3.6V、0.3VB.6V、3.6V、0.3VC.6V、5.8V、0.1V,.,1-3判断题1）普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（）2）集成与非门的扇出系数反映了该与非门带同类负载的能力。（）3）将二个或二个以上的普通TTL与非门的输出端直接相连，可实现线与。（）4）三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）,.,5）TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。（）6）当TTL与非门的输入端悬空时相当于输入为逻辑1。（）7）TTL集电极开路门输出为时由外接电源和电阻提供输出电流。（）8）CMOSOD门（漏极开路门）的输出端可以直接相连，实现线与。（）9）CMOS或非门与TTL或非门的逻辑功能完全相同。（）（10）使用CMOS门电路时不宜將输入端悬空是因为输入端阻抗高，极易感应较高的静电电压，击穿栅极，造成器件损坏。（）,1-4二极管电路如图1-57所示,设二极管导通压降为0.7V，试判断图中二极管是导通还是截止?并求输出电压UO。,截止0V,导通+11.3V,截止+6V,导通+0.7V,导通-12.7V,.,1-5试判断图1-50所示各电路中三极管工作处在什么状态，分别求出它们的基极电流、集电极电流，并求出。,.,.,.,.,三极管处于截止状态。,1-6为什么TTL与非门电路的输入端悬空时，可视为输入高电平？对与非门和或非门而言，不用的输入端有几种处理方法？答：从TTL与非门的输入端负载特性可知，当其输入端所接电阻大于其开门电阻时，相当于输入端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为输入高电平。对与非门而言，不用的输入端有三种处理方法：悬空、接高电平或和其它输入端并联使用；对或非门而言，不用的输入端有两种处理方法：接低电平或和其它输入端并联使用。,1-7画出74HC系列CMOS电路的噪声容限图解，并分别计算低电平噪声容限和高电平噪声容限。（设电源电压为5V）解：UNL=0.9-0.1=0.8VUNH=4.4-3.15=1.25V,1-8电路如图1-59所示，其中与非门、或非门为CMOS门电路。试分别写出图中Y1、Y2、Y3、Y4的逻辑表达式，并判断如图所示的连接方式能否用于TTL电路。（设二极管正向压降为0.7V）解：,.,1-9图1-60所示的TTL门电路中，输入端1、2、3为多余输入端，试问哪些接法是正确的？,答：图a、b、d、e、g是正确的。,.,1-10图1-61所示电路是用TTL反相器74LS04来驱动发光二极管的电路，试分析哪几个电路图的接法是正确的，为什么？设LED的正向压降为1.7，电流大于1m时发光，试求正确接法电路中流过LED的电流。b图当输出为高电平时，流过LED的电流大于；解：b图和d图的接法是正确的，因为其它两种接法的工作电流不满足要求。d图，当输出为低电平时，流过LED的电流大于。,1-11如图1-62所示，在测试TTL与非门的输出低电平时，如果输出端不是接相当于8个与非门的负载电阻，而是接，会出现什么情况，为什么？答：输出低电平会升高，UOLUOLmax。输出脱离饱和，进入放大。,1-12具有推拉输出级的TTL与非门输出端是否可以直接连接在一起？为什么？答：不可以。因为当两个具有推拉输出级的TTL与非门输出端直接连接在一起时，会造成两个输出端短路。,.,1-13电路如图1-58a、b、c所示，已知、波形如图1-58d)所示，试画出相应的Y输出波形。a）b)c)d)答：a)与非门的功能b)输出始终为高阻c)输出为高阻,.,1-14如图1-64a)所示电路，是用门驱动发光二极管的典型接法。设该发光二极管的正向压降为1.7，发光时的工作电流为10m，非门7405和74LS05的输出低电平电流分别为16m和8m。试问：1）应选用哪一型号的门？2）求出限流电阻的数值。3）图1-64b)错在哪里？为什么？,.,解：1）应选用7405。2），R应选用300欧姆的电阻。3）OC门在使用时，输出端必须接上拉电阻到电源正极，否则，其输出的两种状态则分别为低电平和高阻态。b图中输出端与电源正极之间没有接上拉电阻，所以，所接的发光二极管不管是什么情况均不会发光。,1-15如图1-65所示电路，试写出输出与输入的逻辑表达式。,.,1-16画出图1-66所示三态门的输出波形。,.,2-1将下列二进制数分别转换成十六进制数和十进制数（1）100110（2）100101101（3）10000111001（4）111111011010（5）1110101.101解：（1）(2)(3)(4)（5）,.,2-2将下列十进制数转换为二进制数(1)12(2)51(3)105(4)136(5)10.25(6)6.8421（）解：（1）（2）（3）（4）(5)(6),.,2-3将下列十六进制数转换成等效的二进制数和十进制数（1）(BCD)H（2）(F7)H（3）(1001)H（4）(8F)H（5）(A2.C8)H解：（1）(2)(3)(4)(5),.,2-4写出下列十进制数的8421BCD码（1）2003（2）99（3）48（4）12解：（1）（2003）(10)=（0010000000000011）8421BCD（2）（99）(10)=（10011001）8421BCD（3）（48）(10)=（01001000）8421BCD（4）（12）(10)=（00010010）8421BCD,.,2-5写出习题2.5图（a）所示开关电路中和A、B、C之间的逻辑关系的真值表、函数式和逻辑电路图。若已知变化波形如习题2.5图（b）所示，画出F1、F2的波形。,.,解：设输入变量A、B、C表示开关的状态，开关闭合用逻辑1表示，开关断开用逻辑0表示。输出变量F表示灯的状态，灯亮用逻辑1表示，灯灭用逻辑0表示。由此可列出开关电路的真值表如习题2.5表所示。,.,2-5写出图2-27a）所示开关电路中和A、B、C之间的逻辑关系的真值表、函数式和逻辑电路图。若已知变化波形如图2-27b）所示，画出F1、F2的波形。,2-6用逻辑代数的基本公式和常用公式证明下列各等式解：（3）2-7试画出用与非门和反相器实现下列函数的逻辑图解：（1）,.,2-8用真值表验证下列等式（1)解：（1）,2-11将下列函数展开为最小项表达式(1)解：（1）,.,2-12将以下逻辑函数分别化成与非-与非式和或非-或非式(1)与非-与非式或非-或非式,.,(3)与非-与非式,.,或非-或非式,2-13用卡诺图表示以下逻辑函数并写成最小项之和的形式(1)解：(1)卡诺图如图所示。,.,2-14用公式化简法化简以下逻辑函数(1)解：(1)(3),.,2-15用卡诺图化简法化简以下逻辑函数(1),.,(2),.,(4),.,(5),.,(7)约束条件：,.,2-16试用二进制补码运算方法计算下列各式(2)14-9(4)-14-9解：（2）+14001110-9110111+5000101（4）-14110010-9110111-231101001,（110111）原,补足位,解：（1）+5000101+7000111+12001100（3）-14110010+9001001-5111011,（100101）原,.,3-1填空题1.若要实现逻辑函数，可以用一个门；或者用个与非门；或者用个或非门。2.半加器有个输入端，个输出端；全加器有个输入端，个输出端。3.半导体数码显示器的内部接法有两种形式：共接法和共接法。4.对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。,三,与或,四,2,2,3,2,阴极,阳极,低,.,3-2单项选择题1.组合逻辑电路的输出取决于（A）。A输入信号的现态B输出信号的现态C输入信号的现态和输出信号变化前的状态2.编码器译码器电路中，（A）电路的输出是二进制代码。A编码B译码C编码和译码3.全加器是指（C）。A两个同位的二进制数相加B不带进位的两个同位的二进制数相加C两个同位的二进制数及来自低位的进位三者相加,.,4.二-十进制的编码器是指（B）。A将二进制代码转换成09十个数字B将09十个数字转换成二进制代码电路C二进制和十进制电路5.二进制译码器指（A）。A将二进制代码转换成某个特定的控制信息B将某个特定的控制信息转换成二进制数C具有以上两种功能6.组合电路的竞争冒险是指（B）。A输入信号有干扰时，在输出端产生了干扰脉冲B输入信号改变状态时，输出端可能出现的虚假信号C输入信号不变时，输出端可能出现的虚假信号,.,3-3组合电路如图图3.45所示，分析该电路的逻辑功能。,（1）由逻辑图写出逻辑表达式：图(a),图(b),L,.,（2）由表达式列出真值表，见表3-1(a)、(b)。表3-1(a)表3-1(b),（3）分析逻辑功能：由真值表(a)可知，当三个变量不一致时，电路输出为“1”，所以该电路称为“不一致电路”。,由真值表(b)可知，在输入四个变量中，有奇数个时，输出为“”，否则为“”。因此该电路为四位判奇电路，又称为奇校验器。,.,3-4组合电路如图图3.46所示，分析该电路的逻辑功能。,解：（1）由逻辑图写出逻辑表达式：图(a),图(b),.,（2）虽然，这两个电路的逻辑图是有区别的，但由表达式可知，其实这两个电路的逻辑功能是相同的，列真值表如下，见表3-2。（3）分析逻辑功能：由真值表可知，该电路为全加器，S为全加器的和，而C是进位信号。,3-5已知输入信号a、b、c、d的波形如图所示，选择集成逻辑门设计实现产生输出波形的组合电路。解：根据波形图，列出真值表。,将逻辑函数填入卡诺图，经简化可得，画出电路图如图)所示。,3-7利用两片8线-3线优先编码器74HC148集成电路构成的逻辑图如图所示。（1）试分析电路所实现的逻辑功能。解：（1）由图分析，电路构成16线-4线优先编码器，输出端为优先编码标志，当时表明输出代码为优先编码输出。,.,3-8试写出图3.49电路所示输出的逻辑函数式。解：由图直接可以写出表达式如下：,3-9电路如图3-50所示，问图中哪个发光二极管发光。解：由图可知，74HC283为加法器，运算结果为1001，74HC85为4位数据比较器，比较结果，所以输出端，故LED3发光二极管发光。,.,3-10某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达的功率消耗，发电机Y的最大输出功率是的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。,.,.,3-11某化学实验室有化学试剂24种，编号为124号，在配方时，必须遵守下列规定：（1）第1号不能与第15号同时用；（2）第2号不能与第10号同时用；（3）第5、9、12号不能同时用；（4）用第7号时必须同时配用第18号；（5）用第10、12号时必须同时配用第24号。请设计一个逻辑电路，能在违反上述任何一个规定时，发出报警指示信号。解：设24种化学试剂的代号分别为，并设有某号试剂时逻辑为1，反之为逻辑0，则由题意可得：则发出报警信号为：得电路图,.,.,3-13试用74HC153组成八选一数据选择器。解：在八选一数据选择器中，需要三个地址码，而74HC153四选一数据选择器只有两个地址码，于是需要用使能段端作为第三位地址码的输入端。,3-14试用74HC151组成八选一数据选择器产生10110011序列信号。解：要求产生的序列信号10110011，循环周期为8.若用8选1数据选择器产生，只须将这一序列信号从高位至低位分别接入数据选择器的信号输入端D0D7，然后从3个地址输入端顺序输入地址信号000111即可。,3-15试用74HC138实现分配器功能：(1)数据分配器。（要将输入信号序列00100100分配到Y4通道输出）(2)连续的时钟脉冲分配器。（连续的时钟脉冲）解：(1)只要将地址输入接成100，数据输入将按译码器的功能从Y4通道输出。电路连接：波形如下：(2)在图中，如果D输入的是时钟脉冲，则由地址码的状态将该时钟脉冲分配到Y0Y7的某一个输出端，从而构成时钟脉冲分配器。,.,A,教材,3-16,.,教材,3-17,.,3-18,3-19试设计一个通过设置控制信号能实现一个1位二进制全加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。（1）用适当的门电路；（2）用3线8线译码器74HC138及必要的门电路；（3）试用Multiim7进行电路仿真；（4）试用电子实验箱和集成电路进行电路测试。,.,.,4-1判断题,1.由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。,2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。,3.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。,4.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。,5.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。,（）,（）,（）,（）,（）,教材,4-2多项选择题,1.欲使JK触发器按=工作，可使JK触发器的输入端（）。A.J=1,K=QB.J=Q,K=C.J=,K=QD.J=,K=1,ACD,2.对于T触发器，若原态=1，欲使次态=1，应使输入T=（）。A.0B.1C.QD.,AD,3.欲使JK触发器按=0工作，可使JK触发器的输入端（）。A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1,BCD,4.欲使JK触发器按=工作，可使JK触发器的输入端（ABD）。A.J=K=0B.J=Q,K=C.J=,K=QD.J=Q,K=05.对于T触发器，若原态=0，欲使次态=1，应使输入T=（BD）。A.0B.1C.QD.6.欲使JK触发器按=1工作，可使JK触发器的输入端（BCD）。A.J=K=1B.J=1,K=0C.J=K=D.J=,K=0,1.为实现将JK触发器转换为D触发器，应使（A）。A.J=D,K=B.K=D,J=DC.J=K=DD.J=K=D2.对于JK触发器，若J=K，则可完成（C）触发器的逻辑功能。A.RSB.DC.TD.T3.欲使D触发器按=工作，应使输入D=（D）。A.0B.1C.QD.4.对于D触发器，欲使=，应使输入D=（C）。A.0B.1C.QnD.,4-3单项选择题,4-5画出图由或非门组成的基本R-S触发器输出端Q、的电压波形，输出入端S，R的电压波形如图中所示。解：,4-7由TTL与非门构成的同步RS触发器，已知输入R、S波形如图4-18所示，画出输出Q端的波形。,解：,4-8由两个边沿JK触发器组成如图所示的电路，若CP、A的波形如图(b)所示，试画出Q1、Q2的波形。设触发器的初始状态均为零。,解：,4-11已知CMOS边沿触发结构JK触发器各输入端的电压波形如图所示，试画出Q、端对应的电压波形。解:,4-12所示各触发器的CP波形如图4-24所示，试画出各触发器输出端Q波形。设各触发器的初态为0。,解:,（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。（2）构成一异步2n进制加法计数器需要n个触发器，一般将每个触发器接成计数或T型触发器。计数脉冲输入端相连，高位触发器的CP端与邻低位端相连。（3）一个4位移位寄存器，经过4个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过4个时钟脉冲CP后可串行输出4位数码。（4）要组成模15计数器，至少需要采用4个触发器。,5-1填空题,（1）异步时序电路的各级触发器类型不同。（）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（）（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（）（4）计数器的模是指构成计数器的触发器的个数.。（）,5-2判断题,5-3单项选择题,（1）下列电路中，不属于组合逻辑电路的是（D）。A.编码器B.译码器C.数据选择器D.计数器（2）同步时序电路和异步时序电路比较，其差异在于后者(B)。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有(D)。A.译码器B.编码器C.全加器D.寄存器（4）某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。A.10SB.80SC.100SD.800ms,（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（C）个触发器。A.6B.7C.8D.10（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。A.10B.15C.32D.32768（7）一位8421BCD码计数器至少需要（B）个触发器。A.3B.4C.5D.10,5-4已知图5-62所示单向移位寄存器的及输入波形如图所示，试画出、波形（设各触发初态均为0）。,解：电路组成串行输入、串行输出左移移位寄存器，根据题意画出波形如下：,5-5图5-63所示电路由74HC164和CD4013构成，在时钟脉冲作用下，依次变为高电平。试分析其工作原理，并画出的输出波形。,解：,8位移位寄存器,5-6试分析图5-64所示电路的逻辑功能，并画出、的波形。设各触发器的初始状态均为0。,解：根据题意画出波形如下，该电路虽然分别由D触发器、JK触发器组成，但实现的功能依然是3位异步二进制递增计数器。,5-7试分析图5-65所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。,解：,（1）驱动方程：,（2）状态转移方程：,（3）状态转移图：,5-11试分析图5-69所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图。设各触发器的初始状态均为0。,解：（1）驱动方程：；。（2）状态转移方程：；。（3）输出方程：（4）画出状态转移图。,5-13已知电路如图5-71所示，设触发器初态为0，试画出各触发器输出端、和的波形。,解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑作为的清零端信号。,解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑作为的清零端信号。,5-17试用集成中规模4位二进制计数器74HC161采用复位法（异步清除）及置数法（同步置数）分别设计模M=12的计数分频电路。,解：（1）用复位法实现；（2）用置0000法实现；（3）用置1111法实现；（4）用置任意数（例1000）法实现；（5）用进位输出置最小数实现。,（1）用复位法实现,设计模M=12的计数分频电路,.,（2）用置0000法实现,设计模M=12的计数分频电路,.,（3）用置1111法实现,设计模M=12的计数分频电路,.,（4）用置任意数（例1000）法实现,设计模M=12的计数分频电路,.,（5）用进位输出置最小数实现,设计模M=12的计数分频电路,5-18由2片74HC161组成的同步计数器如图5-75所示，试分析其分频比（即Y与CP之频比），当CP的频率为20kHz，Y的频率为多少？,解：2片74HC161组成的同步计数器模为61614160=100，经D触发器2分频后，电路的分频系数为2001。若CP的信号频率为20kHz，则输出Y的频率等于100Hz。,5-19试分析如图5-76所示由两片4位双向移位寄存器74HC194器件构成的7位串行-并行变换电路的工作过程。,解：电路工作前先清零。第1个CP信号到来后，由于致使，移位寄存器进行并行输入，置入标志数，且使。从第2个CP信号输入开始，移位寄存器进行右移操作，接受串行输入数据。经过7个CP信号右移7次后，标志位0移至，表明串入数据已全部移入，转为并行数据，并从移位寄存器的输出。第9个CP信号到来时，由于，又使得，移位寄存器再次进行并行输入，置入标志数，重复上述过程。,5-21试用两片74HC192用预置数控制端实现298的分频器。解：图示中的N=38。,6-1选择题,（1）TTL单定时器型号的最后几位数字为（A）。A.555B.556C.7555D.7556（2）用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为(B)。A.3.33VB.5VC.6.66VD.10V（3）555定时器可以组成(ABC)。A.多谐振荡器B.单稳态触发器C.施密特触发器D.JK触发器（4）若图6-43中为TTL门电路微分型单稳态触发器，对R1和R的选择应使稳态时：（B）,A.与非门G1、G2都导通（低电平输出）；B.G1导通，G2截止；C.G1截止，G2导通；D.G1、G2都截止。（5）如图所示单稳态电路的输出脉冲宽度为tWO=4s，恢复时间tre=1s,则输出信号的最高频率为（C）。A.fmax=250kHzB.fmax1MHz;C.fmax200kHz。,（6）多谐振荡器可产生（B）。A.正弦波B.矩形脉冲C.三角波D.锯齿波（7）石英晶体多谐振荡器的突出优点是（C）。A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭（8）能将正弦波变成同频率方波的电路为（B）。A.稳态触发器B.施密特触发器C.双稳态触发器D.无稳态触发器（9）能把2kHz正弦波转换成2kHz矩形波的电路是（B）。A.多谐振荡器B.施密特触发器C.单稳态触发器D.二进制计数器,（10）能把三角波转换为矩形脉冲信号的电路为（D）。A.多谐振荡器B.DACC.ADCD.施密特触发器（11）为方便地构成单稳态触发器，应采用（C）。A.DACB.ADCC.施密特触发器D.JK触发器（12）用来鉴别脉冲信号幅度时，应采用（D）。A.稳态触发器B.双稳态触发器C.多谐振荡器D.施密特触发器（13）输入为2kHz矩形脉冲信号时，欲得到500Hz矩形脉冲信号输出，应采用（D）。A.多谐振荡器B.施密特触发器C.单稳态触发器D.二进制计数器,（14）脉冲整形电路有（BC）。A.多谐振荡器B.单稳态触发器C.施密特触发器D.555定时器（15）以下各电路中，（B）可以产生脉冲定时。A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器,6-2判断题（正确打，错误的打）,（1）当微分电路的时间常数=RCtW时，此RC电路会成为耦合电路。（）（2）积分电路也是一个RC串联电路，它是从电容两端上取出输出电压的。（）（3）微分电路是一种能够将输入的矩形脉冲变换为正负尖脉冲的波形变换电路。（）（4）施密特触发器可用于将三角波变换成正弦波。（）（5）施密特触发器有两个稳态。（）,6）施密特触发器的正向阈值电压一定大于负向阈值电压。（）（7）单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（）（8）单稳态触发器的暂稳态维持时间用表示，与电路中RC成正比。（）（9）多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）（10）石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）,6-3填空题,（1）555定时器的最后数码为555的是TTL单产品，为7555的是CMOS单产品。（2）图6-45是由555定时器构成的_施密特_触发器，它可将缓慢变化的输入信号变换为_矩形。由于存在回差电压；所以该电路的_抗干扰能力提高了，回差电压约为1/3VDD。,（3）施密特触发器有_2个阀值电压，分别称作上限阀值电压和下限阀值电压。（4）施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。（5）某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此，其稳态为0态，暂稳态为1态。（6）单稳态触发器有_1_个稳定状态；多谐振荡器有0个稳定状态。,（7）占空比q是指矩形波高电平持续时间与其周期之比。（8）施密特触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。（9）常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有单稳态触发器、施密特触发器。（10）为了实现高的频率稳定度，常采用石英晶体振荡器；单稳态触发器受到外触发时进入暂稳态。,6-4试用555定时器组成个施密特触发器，要求：（1）画出电路接线图。（2）画出该施密特触发器的电压传输特性。（3）若电源电压VCC为15V，输入电压是以vi15sint(V)为包络线的单相脉动波形，试画出相应的输出电压波形。,解：,（1）,（2）（3）,6-5图所示，555构成的施密特触发器，当输入信号为图示周期性心电波形时，试画出经施密特触发器整形后的输出电压波形。解：经施密特触发器整形后的输出电压波形如图所示。,6-7由7555构成的单稳态电路如图所示，试回答下列问题：1）该电路的暂稳态持续时间tWO=?2）根据tWO的值确定图6-48b）中，哪个适合作为电路的输入触发信号，并画出与其相对应的uc和uo波形。,解：1)tWO1.1RC=33s2)u12适合作为单稳态电路的输入脉冲，与uI2相应的uc和uo波形如图示：,6-8在使用图6-49由555定时器组成的单稳态触发器电路时对触发脉冲的宽度有无限制？当输入脉冲的低电平持续时间过长时，电路应作何修改？,解：对输入触发脉冲宽度有限制，负脉冲宽度应小于单稳态触发器的暂态时间Tw，当输入低电平时间过长时，可在输入端加一微分电路，将宽脉冲变为尖脉冲如图解6.5所示，以I做为单稳态电路触发器脉冲。,6-9用555定时器设计一个多谐振荡器，要求振荡周期T110s，选择电阻、电容参数，并画出连线图。,解：电路图如图所示，其振荡周期T07(Rl+2R2)C。如果选择RLminR239k，C100F，则T07(Rl+2R2)C07(39+R+239)100110(s)所以可变电位器的阻值范围为R=(110s)/70-11.72.58131(k)故选择R150k即可满足使用。最小振荡周期为：Tmin07(39+239)100819(ms),6-10图6-50为一通过可变电阻RP实现占空比调节的多谐振荡器，图中RP=RP1+RP2，试分析电路的工作原理，求振荡频率f和占空比q的表达式。,解：工作原理：当多谐振荡器输出端uo为高电平时，放电三极管截止，VCC经R1、RP1、D以及RP2、R2支路向电容C充电，由于二极管导通电阻很小，可以忽略RW2、R2支路的影响，充电时间常数为（R1+RP1）C，电容C上的电压uC伴随着充电过程不断增加。当电容电压uC增大至时，多谐振荡器输出端uo由高电平跳变为低电平，放电三极管由截止转为导通，电容C经R2、Rp2、放电三极管集电极（7脚）放电，放电时间常数为(R2+Rp2)C，此后，电容C上的电压uC伴随着放电过程由点不断下降。当电容电压uC减小至时，多谐振荡器输出端uo由低电平跳变为高电平，放电三极管由导通转为截止，放电过程结束。此后，重复前述过程。,振荡频率：,占空比：q=,6-11图6-51为由一个555定时器和个4位二进制加法计数器组成的可调计数式定时器原理示意图。试解答下列问题：（1）电路中555定时器接成何种电路?（2）若计数器的初态Q4Q3Q2Q10000，当开关S接通后大约经过多少时间发光二极管D变亮(设电位器的阻值R2全部接入电路)?,解：（1）555定时器和电阻Rl、R2以及电容C接成多谐振荡电路。(2)定时器输出波形即是计数器输入脉冲波形，该波形的周期为：,当计数器输出为1111时，发光二极管变亮，计数器需加15个脉冲，故二极管变亮所需时间为：,t=15T=151748s=7.283h,6-14图6-54所示为TTL与非门组成的微分型单稳态电路，试对应输入波形，画出a，b，d，e各点电压波形，并估算输出脉冲宽度tw。,解：单稳态电路可分为5个阶段来分析。(1)稳态阶段：无输入信号时，即vi为高电平时，因为RROFF，所以门G2关闭，Gl开启，vd为高电平，vo0，电路处于稳态。(2)触发器翻转阶段：在输入vi负脉冲作用下，门G1关闭，a点电位升高，由于电容器两端电压不能突变，所以b点电位也等量上升，当高于门G2阈值电压时，门G2开启，vd0，vo输出高电平。此后进入暂稳态阶段。(3)暂稳态阶段：进入暂稳态阶段时，G1关闭，G2开启，输出vol。但这个阶段不能持久的。因为随着电容C充电b点电位在下降，充电的快慢决定于时间常数(R0+R)C，其中，R0为TTL与非门输出高电平时的输出电阻，一般R0100。,(4)自动返回：当vb下降到14V门G2阈值电平时，又发生正反馈连锁反应，使门G2由开启变为关闭，门Gl由关闭变为开启，vdl，vo0。(5)恢复阶段：尽管门G1，G2返回到稳定状态，但电容上电压还没有恢复到稳态值，所以还需要电容将暂稳态期间充电所得的电荷放掉。放电时间常数2=(R1/R)C，其中，R1为TTL与非门VT1管的基极电阻。当vb上升到稳态值时，恢复过程便告结束。以上各阶段电压波形如图题解6-13(b)所示。,6-15在图6-55a）所示的施密特触发器电路中，已知，。G1和G2为CMOS反相器，VDD=15。（1）试计算电路的正向阈值电压、负向阈值电压和回差电压VT。（2）若将图6-55b）给出的电压信号加到6-55a）电路的输入端，试画出输出电压的波形。,解：,6-16图6-59是用COMS反相器组成的对称式多谐振荡器。若RF1=RF2=10k，C1=C2=0.01F，RP1=RP2=33k，试求电路的振荡频率，并画出uI1、uO1、uI2、uO2各点的电压波形。解：在RP1、RP2足够大的条件下，反相器的输入电流可以忽略不计，在电路参数对称的情况下，电容的充电时间和放电时间相等，据此画出的各点电压波形如图(a)所示。图（b）是电容充、放电的等效电路。由等效电路求得振荡周期为T=2RFCln3=21010310-81.1s=2.210-4s故得振荡频率为kHz。,6-17图6-57是用两个集成电路单稳态触发电器74H121所组成的脉冲变换电路，外接电阻和外接电容的参数如图中所示。试计算在输入触发信号uI作用下uo1、uo2输出脉冲的宽度，并画出与uI波形相对应的uo1、uo2的电压波形。uI的波形如图中所示。,解：uo1、uo2输出脉冲的宽度TW1、TW2分别为TW1=0.69221030.1310-6s2msTW2=0.69111030.1310-6s1ms波形如图所示。,.,7.1选择题1）存储容量为8K8位的ROM存储器，其地址线为条。A、8B、12C、13D、142）只能按地址读出信息，而不能写入信息的存储器为。A、RAMB、ROMC、PROMD、EPROM3）一片ROM有n根地址输入，m根位线输出，则ROM的容量为。A、B、C、D、,C,B,A,.,4)一个6位地址码、8位输出的ROM，其存储矩阵的容量为。A、46B、64C、512D、2565）为构成40968的RAM，需要片10242的RAM，并需要有位地址译码以完成寻址操作。A、8，15B、16，11C、10，12D、8，126）PAL是一种的可编程逻辑器件。A、与阵列可编程，或阵列固定B、与阵列列固，或阵可编程定C、与阵列、或阵列固定D、与阵列、或阵列可编程,C,D,D,A,.,7.3若存储器芯片的容量为128K8位，求：1）访问芯片需要多少地址？2）假定该芯片在存储器中首地址为A00000H，末地址为多少？,7.5将1K*4的RAM芯片扩展为2K*4的存储器系统。解：第一片的存储容量为1K*4地址范围是A10A9A8A7A000000000000000H011111111113FFH第二片的存储容量为1K*4地址范围是A10A9A8A7A010000000000400H111111111117FFH,.,8-1选择题1）一输入为十位二进制（n=10）的倒T型电阻网络DAC电路中，基准电压提供电流为。A.B.C.D.2）权电阻网络DAC电路最小输出