第2章+单片机的硬件结构与工作原理.ppt

邵锋shaofeng20,单片机原理与接口技术,2.1MCS-51单片机的结构,2.2MCS-51单片机引脚及其功能,2.38051存储器配置,2.4CPU时序,2.5复位及复位电路,2.6输出/输入端口结构,返回,第二章MCS-51单片机的结构和原理,教学目的和要求,熟悉89C51芯片的内部结构。掌握89C51的存储器配置和特点。熟练掌握21个特殊功能寄存器SFR的功能。了解并行I/O端口的内部结构。掌握各个引脚的功能，达到会应用的目的。了解89C51芯片CPU的时序熟悉89C51芯片的复位电路及复位电路功能。熟练掌握堆栈的概念。,教学重点和难点,重点是存储器的配置特点、21个SFR的功能、各引脚的功能、堆栈的概念难点是CPU的时序及工作过程、堆栈的概念,2.1MCS-51单片机的结构,2.1.1MCS-51单片机的基本组成,2.1.2MCS-51单片机内部结构,返回,2.1.1MCS-51单片机的基本组成,一、组成,二、MCS-51系列单片机的性能,返回,一、组成,8051单片机结构框图如图2-1所示,返回,8051单片机结构框图,8051CPU,振荡器和时序OSC,64KB总线扩展控制器,数据存储器256BRAM/SFR,216位定时器/计数器,可编程I/O,程序存储器4KBROM,可编程全双工串行口,外中断,内中断,控制,并行口,串行通信,外部时钟源,外部事件计数,返回,一、组成,1.一个8位的微处理器CPU。,返回,2.片内数据存储器(RAM128B/256B）用以存放可以读/写的数据，如运算的中间结果、最终结果以及欲显示的数据等。,用以存放程序、一些原始数据和表格。但有一些单片机内部不带ROM/EPROM，如8031.8032.80C31等。,3.片内程序存储器ROM/EPROM（4KB/8KB）,4.四个8位并行I/O（输入/输出）接口P0P3,每个口可以用作输入，也可以用作输出。,一、组成,返回,每个定时/计数器都可以设置成计数方式，用以对外部事件进行计数，也可以设置成定时方式，并可以根据计数或定时的结果实现计算机控制。,5.两个或三个定时/计数器,可实现单片机与单片机或其它微机之间串行通信。,6.一个全双工UART的串行I/O口,但需外接晶振和电容。,7.片内振荡器和时钟产生电路,8.五个中断源的中断控制系统,二、MCS-51系列单片机的性能,如表2-1所示。表中型号带“C”表示所用的是CMOS工艺，具有功耗低的优点。,返回,MCS-51系列单片机的性能表,返回,2.1.2MCS-51单片机内部结构,一、结构图,二、结构组成,返回,一、结构图,由中央处理单元（CPU）存储器（ROM及RAM）和I/O接口组成。MCS-51单片机内部结构如图2-2所示。,返回,P0驱动器,P2驱动器,P0锁存器,P2锁存器,RAM地址寄存器,128BRAM,4KBROM,B寄存器,暂存器1,暂存器2,ACC,SP,程序地址寄存器,缓冲器,PC增1,PC,DPTR,中断、串行口和定时器,PSW,P1锁存器,P1驱动器,P3锁存器,P3驱动器,定时控制,指令寄存器,指令译码器,OSC,ALU,P0.0-P0.7,P2.0-P2.7,P3.0-P3.7,P1.0-P1.7,XTAL1XTAL2,PSENALEEARESET,8051单片机内部结构图,返回,运算器,控制器,存储器,I/O接口,二、结构组成,（一）中央处理单元（CPU）,（二）存储器,（三）I/O接口,返回,（一）中央处理单元（CPU）,1运算器,返回,2控制器,1运算器,（1）8位的ALU,返回,（2）8位累加器ACC（A）,（3）8位程序状态字寄存器PSW,（4）8位寄存器B,（5）布尔处理器,（6）2个8位暂存器,1运算器,可对4位、8位、16位数据进行操作。,返回,（1）8位的ALU,1运算器,（2）8位累加器ACC（A）,它经常作为一个运算数经暂存器2进入ALU的输入端，与另一个来自暂存器1的运算数进行运算，运算结果又送回ACC。,返回,1运算器,指示指令执行后的状态信息供程序查询和判别用。,（3）8位程序状态字寄存器（ProgramStateWord,PSW）,返回,1运算器,（4）8位寄存器B,在乘除运算时，用来存放一个操作数也用来存放运算后的一部分结果；如不能做乘除运算时，作为通用寄存器。,返回,1运算器,（5）布尔处理器,专门用于处理位操作的，以PSW中的C为其累加器。,返回,1运算器,（6）2个8位暂存器,ALU的两个入口处。,返回,2控制器,（1）程序计数器PC（16位）,（2）指令寄存器IR及指令译码器ID,（3）振荡器和定时电路,返回,（1）程序计数器PC（16位）,由两个8位计数器PCH、PCL组成。PC是程序的字节地址计数器，PC内容为将要执行的指令地址。改变PC内容，改变执行的流向。PC可对64KB的ROM直接寻址，也可对8051片内RAM寻址。,返回,（2）指令寄存器IR及指令译码器ID,由PC中的内容指定ROM地址取出来的指令经IR送至ID由ID对指令译码产生一定序列的控制信号，以执行指令所规定的操作。,返回,（3）振荡器和定时电路,8051单片机片内有振荡电路，只需外接石英晶体和频率微调电容（2个30pF左右），其频率范围为1.2MHz12MHz。该信号作为8051工作的基本节拍即时间的最小单位。,返回,（二）存储器,1.程序存储器（ROM）,2.数据存储器（RAM）,返回,1.程序存储器（ROM）,8051及8751的片内ROM（ReadOnlyMemory）容量为4KB(Byte)。地址从0000H开始。用于存放程序和表格常数。,返回,2.数据存储器（RAM）,8051/8751/8031RAM(RandomAccessMemory)均为128B，地址为00H7FH。用于存放运算的中间结果、数据暂存以及缓冲等。128B的RAM中有32个字节单元可指定为工作寄存器。片内还有21个特殊功能寄存器（SpecialFunctionRegister,SFR），它们同128字节RAM统一编址，地址为80HFFH。后面详细介绍。,返回,（三）I/O接口,8051有四个8位并行I/O接口P0P3。它们都是双向端口，每个端口各有8条I/O线。P0-P3口四个锁存器同RAM统一编址，可作为SFR来寻址。,返回,2.2MCS-51单片机引脚及其功能,2.2.1MCS-51单片机引脚,2.2.2MCS-51单片机引脚功能,返回,2.2.1MCS-51单片机引脚,MCS-51系列如8051.8751和8031均采用40引脚双列直插封装（DualIn-linePackage,DIP）方式。因受到引脚数目的限制，有不少引脚具有第二功能。MCS-51单片机引脚如图2-3所示。,返回,2.2.2MCS-51单片机引脚功能,一、电源引脚Vcc和Vss二、时钟电路引脚XTAL1和XTAL2三、控制信号引脚RST、ALE、PSEN和EA四、I/O端口P0、P1、P2和P3,返回,一、电源引脚Vcc和Vss,1Vcc(40脚）电源端，为+5V。2Vss(20脚）接地端。,返回,二、时钟电路引脚XTAL1和XTAL2,XTAL2(eXternalCrystal)（18脚）接外部晶体和微调电容的一端；在8051片内它是振荡电路反向放大器的输出端，振荡电路的频率就是晶体固有频率。若需采用外部时钟电路时，该引脚悬空。8051/8031正常工作时，该引脚应有脉冲信号输出。,XTAL1（19脚）接外部晶体和微调电容的另一端；在片内它是振荡电路反向放大器的输入端，在采用外部时钟时，该引脚输入外部时钟脉冲。,二、时钟电路引脚XTAL1和XTAL2,返回,三、控制信号引脚RST、ALE、PSEN和EA,RST/VPD（9脚）RST(reset）复位信号输入端，高电平有效。当此输入端保持两个机器周期的高电平时，就可以完成复位操作。,RST/VPD（9脚）VPDRST引脚的第二功能，备用电源输入端。当主电源Vcc发生故障，降低到低电平规定值时，将+5V电源自动接入该引脚，为RAM提供备用电源，以保证RAM中的信息不丢失，使得复位后能继续正常运行。,三、控制信号引脚RST、ALE、PSEN和EA,ALE/PROG（30脚）ALE(AddressLatchEnable）地址锁存允许信号端。正常工作时，该引脚以振荡频率的1/6固定输出正脉冲。CPU访问片外存储器时，该引脚输出信号作为锁存低8位地址的控制信号。它的负载能力为8个LS型TTL负载。,三、控制信号引脚RST、ALE、PSEN和EA,ALE/PROG（30脚）PROG是对片内带有4KBEPROM的8751编程写入时的编程脉冲输入端。,三、控制信号引脚RST、ALE、PSEN和EA,PSEN(ProgramStoreEnable)（29脚）程序存储器允许信号输出端。在访问片外ROM时，定时输出负脉冲作为读片外ROM的选通信号，接片外ROM的OE端。它的负载能力为8个LS型TTL负载。,三、控制信号引脚RST、ALE、PSEN和EA,EA/Vpp（31脚）EA(ExternalAccess）外部程序存储器地址允许输入端。当该引脚接高电平时，CPU访问片内EPROM/ROM并执行片内程序存储器中的指令，但当PC值超过0FFFH（片内ROM为4KB）时，将自动转向执行片外ROM中的程序。当该引脚接低电平时，CPU只访问片外EPROM/ROM并执行外部程序存储器中的程序。,三、控制信号引脚RST、ALE、PSEN和EA,EA/Vpp（31脚）Vpp对8751片内EPROM固化编程时，编程电压输入端（12-21V）。,返回,三、控制信号引脚RST、ALE、PSEN和EA,四、I/O端口P0、P1.P2和P3,1.准双向2.P0口3.P1口4.P2口5.P3口,返回,1.准双向,当I/O口作为输入时，应先向此口锁存器写入全1，此时该口引脚浮空，可作高阻抗输入。,返回,2.P0口,漏极开路的8位准双向I/O口，每位能驱动8个LS型TTL负载。P0口可作为一个数据输入/输出口；在CPU访问片外存储器时，P0口为分时复用的低8位地址总线和8位数据总线。,返回,3.P1口,带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。,返回,4.P2口,P2口带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。在CPU访问片外存储器时，它输出高8位地址。,返回,5.P3口,带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。P3口除作为一般I/O口外，每个引脚都有第二功能。,返回,2.38051存储器配置,2.3.18051存储器分类2.3.2程序存储器地址空间2.3.3数据存储器地址空间,返回,2.3.18051存储器分类,一、物理结构（哈佛结构）二、用户角度,返回,片内程序存储器,片外程序存储器,片内数据存储器,片外数据存储器,一、物理结构（哈佛结构）,8051存储器,程序存储器ROM,数据存储器RAM,返回,二、用户角度,返回,如图2-4所示,二、用户角度,1.片内、外统一编址的64K程序存储器地址空间。CPU访问片内、片外ROM指令用MOVC。,返回,二、用户角度,2.64K的片外数据存储器地址空间。访问片外RAM指令用MOVX。,返回,二、用户角度,3.256字节的片内数据存储器地址空间。访问片内RAM指令用MOV。,返回,上述三个存储空间地址是重叠的，8051的指令系统采用不同的数据传送指令符号。,2.3.2程序存储器地址空间,一、用途二、编址三、寻址方式,返回,一、用途,用于存放编好的程序和表格常数。,返回,二、编址,8051/8751片内ROM/EPROM的容量为4KB。地址为0000H0FFFH。片外最多可扩至64KBROM/EPROM，地址为1000HFFFFH。片内外统一编址。,返回,三、寻址方式,1.当EA=“1”时8051的PC在00000FFFH范围内执行片内ROM中的程序，当指令地址超过0FFFH后就自动转向片外ROM中取指令。,三、寻址方式,2.当EA=”0”时8051片内ROM不起作用，CPU只能从片ROM/EPROM中取指令。可以从0000H开始寻址。由于8031片内不带ROM，所以使用时必须EA=”0”。,三、寻址方式,3.8051从片内ROM和片外ROM取指的速度相同。,三、寻址方式,4.程序存储器的保留存储单元。如表2-2所示。,返回,表2-2保留的存储单元,返回,三、寻址方式,1.0000H0002H三个单元用作8051上电复位后引导程序的存放单元。因为复位后PC的内容为0000H，CPU总是从0000H开始执行程序。将转移指令存放到这三个单元，程序就被引导到指定的程序存储器空间去执行。,返回,三、寻址方式,（2）0003H002AH单元均分为五段，用作五个中断服务程序的入口。中断矢量地址表如表2-3所示。,返回,表2-3中断矢量表,返回,2.3.3数据存储器地址空间,一、用途二、片外RAM三、片内RAM,返回,一、用途,用于存放运算的中间结果、数据暂存和缓冲、标志位等。,返回,二、片外RAM,地址0000HFFFFH寻址用MOVX指令,返回,三、片内RAM,（一）片内RAM地址空间（二）低128字节RAM（00H7FH）（三）高128字节RAM（80HFFH）特殊功能寄存器SFR区,返回,（一）片内RAM地址空间,寻址用指令MOV最大可寻址256个单元。,返回,低128B（00H-7FH）真正RAM区,高128B（80H-FFH）特殊功能寄存器（SFR）区,地址00H-FFH,如图2-5所示。,（二）低128字节RAM（00H7FH）,1.工作寄存器区（00H1FH）2.位寻址区（20H2FH）3.用户RAM区（30H7FH）,返回,1.工作寄存器区（00H1FH）,由四组（32个）工作寄存器组成，每组8个寄存器（R0-R7），共占32个单元。见表2-4。通过程序状态寄存器PSW中RS1.RS0两位设定来选择CPU的当前工作寄存器组。复位时，第0组为当前的工作寄存器。若不需要四组，则其余可作为一般RAM单元。,返回,表2-4工作寄存器地址表,返回,2.位寻址区（20H2FH）,位寻址区有16个单元，每个单元8位，共128位。位地址为00H-7FH。可用位寻址方式访问其各位。RAM位寻址区位地址表如表2-5所示。这些可寻址位，通过执行指令可直接对某一位操作，如置1.清0、判断转移等。位寻址是8051的一个重要特点。,返回,表2-5RAM位寻址区位地址表,返回,3.用户RAM区（30H7FH）,用于堆栈和数据缓冲。,返回,（三）高128字节RAM（80HFFH）,返回,有21个特殊功能功能寄存器。见表2-6地址分布在80HFFH的RAM空间。只能用直接寻址方式。有11个具有位寻址能力。11个SFR的字节地址正好能被8整除。特殊功能寄存器的地址见表2-7。部分特殊功能寄存器介绍,表2-7特殊功能寄存器地址表,返回,表2-6MCS-51系列单片机的特殊功能寄存器表,返回,部分特殊功能寄存器介绍,累加器ACC（E0H）用A作为ACC的助记符。用于存放第一个操作数及运算结果。,返回,部分特殊功能寄存器介绍,寄存器B（F0H）在乘法指令中，B用于存放乘数和乘积的高8位。在除法指令中用于存放除数和余数。在其它指令中用作一般的寄存器或RAM单元。,返回,部分特殊功能寄存器介绍,PSW程序状态寄存器（D0H）PSW包含了程序执行后的状态信息，供程序查询或判断用。PSW的格式PSW各位的含义,返回,返回,PSW的格式如下,AC,CY,P,OV,RS0,RS1,F0,PSW（D0H）,D7D6D5D4D3D2D1D0,PSW各位的含义,（1）CY位(Carry)（PSW.7）进（借）位标志位。执行加法（减法）运算指令时，如运算结果最高位（D7）向前有进位（借位），CY=1；否则，CY=0。在位操作指令中，CY位是布尔累加器，用C表示。,返回,PSW各位的含义,（2）AC位(AuxiliaryCarry)（PSW.6）半进位标志位（辅助进位标志）。执行加法（减法）运算指令时，如运算结果的低半字节（D3）向高半字节有进位（借位），AC=1；否则，AC=0。,返回,PSW各位的含义,（3）F0位（PSW.5）用户标志。由用户自己定义、置位、复位，以作为软件标志。,返回,PSW各位的含义,（4）RS0、RS1位(RegsiterSelection)（PSW.3和PSW.4）工作寄存器组选择控制位。由用户用软件改变RS0和RS1的值，以切换当前选用的工作寄存器组。RS0，RS1的组合关系如表2-8所示。上电复位时，（RS0）=（RS1）=0，CPU自然选择第0组为当前工作寄存器组。,返回,表2-8RS0，RS1的组合关系,返回,PSW各位的含义,（5）OV位(Overflow)（PSW.2）溢出标志位。如有溢出，即运算结果超出-128+127的范围时，OV=1；无溢出时，OV=0。,返回,PSW各位的含义,（6）P位（PSW.0）(Parity）奇偶检验位。每条指令执行后，A中“1”的个数为奇数，则P=1；否则，P=0。,返回,PSW各位的含义,（7）PSW.1为保留位。,返回,部分特殊功能寄存器介绍,堆栈指针SP(StackPointer)（81H）堆栈在片内RAM中，开辟的一个按“先进后出”的结构方式处理数据的区域。SP的内容可指向片内RAM00H7FH的任何单元。系统复位时，SP初始化为07H。堆栈的操作如图2-6所示。,返回,部分特殊功能寄存器介绍,返回,数据指针DPTR(DataPointer)（83H，82H）DPTR是一个16位的特殊功能寄存器。由DPH（83H），DPL（82H）组成。DPH，DPL可以单独使用。,部分特殊功能寄存器介绍,返回,I/O端口P0、P1.P2.P3（80H、90H、A0H、A0H）分别为四个并行端口的锁存器，每一个口锁存器还有位地址，所以每一条I/O线可独立输入或输出。输出时，可以锁存；输入时，可以缓冲。,2.4CPU时序,2.4.1片内振荡器及时钟信号的发生,返回,2.4.2机器周期和指令周期,2.4.3CPU取指、执行周期时序,2.4.1片内振荡器及时钟信号的产生,1.内部振荡脉冲电路如图2-72.外部振荡脉冲电路如图2-83.8051的片内振荡器及时钟发生器如图2-9,返回,2.4.2机器周期和指令周期,二、指令周期,一、机器周期,返回,一个机器周期是指CPU访问存储器一次所需的时间。例如，取指令、读存储器、写存储器等等。一个机器周期包括12个振荡周期，分为6个S状态S1S6。每个状态又分为两拍，称为P1和P2。因此，一个机器周期中的12个振荡周期表示为S1P1，S1P2，S2P1，S6P1，S6P2。若采用6MHz晶体振荡器，则每个机器周期为多少？,机器周期,如图所示,返回,返回,设晶体振荡器频率fosc=6MHz,则振荡周期=1/fosc=1/6s（微秒）因为一个机器周期包括12个振荡周期,所以一个机器周期=12*(1/6)s（微秒）=2s（微秒）,问如果fosc=12MHz,一个机器周期为多少?,答案,1s（微秒）,机器周期,指令周期执行一条指令所需的时间。每条指令由一个或若干个字节组成。有单字节指令，双字节指令，多字节指令等。字节数少则占存储器空间少。每条指令的指令周期都由一个或几个机器周期组成。有单周期指令、双周期指令、和四周期指令。机器周期数少则执行速度快。其指令周期各为多少？,指令周期,如图所示,返回,例如,单字节指令如，INCA；机器码格式00000100B,双字节指令如，MOVA,#data;机器码格式01110100Bdata,返回,2.4.3CPU取指、执行周期时序,每条指令的执行都可以包括取指和执指两个阶段。在取指阶段，CPU从内部或外部ROM中取出指令操作码及操作数，然后再执行这条指令。单字节和双字节的指令都可能是单机器周期或双周期，而三字节指令都是双周期的，只有乘、除指令占四周期。CPU取指、执指时序如图2-10所示,返回,指令周期,设振荡周期为6MHz，则一个机器周期为2s（微秒）。单周期指令指令周期为2s（微秒）双周期指令指令周期为4s（微秒）四周期指令指令周期为8s（微秒）如果振荡周期为12MHz，则其指令周期分别为1s、2s和4s。,返回,2.5复位及复位电路,2.5.1复位操作2.5.2复位信号及其产生2.5.3复位电路,返回,2.5.1复位操作,一、复位是单片机的初始化操作。二、主要功能三、寄存器的复位状态,返回,复位操作主要功能,PC机初始化为0000H，使单片机从0000H单元开始执行程序当由于程序运行出错或操作错误使系统死锁状态时，为摆脱困境，也需要按复位键重新启动。,返回,寄存器的复位状态,返回,2.5.2复位信号及其产生,一、复位信号RST引脚为复位信号输入端。当RST引脚为高电平，且有效时间持续24个振荡周期以上，才能复位。二、产生复位信号的电路逻辑图如图2-11所示。,返回,图2-11复位电路逻辑图,返回,2.5.3复位电路,一、上电自动复位是通过外部复位电路的电容充电实现。如图2-12(a)所示。二、按键手动复位按键电平复位方式如图2-12(b)所示。按键脉冲复位方式如图2-12(c)所示。,返回,图2-12(a)上电复位电路,只要Vcc的上升时间不超过1ms，就自动上电复位，即接通电源就完成了系统复位。,返回,图2-12(b)按键电平复位电路,通过使复位端经电阻与VCC电源接通而实现。,返回,图2-12(c)按键脉冲复位电路,利用RC微分电路产生的正脉冲来实现复位。,返回,2.7输出/输入端口结构,2.7.1I/O端口概述2.7.2P1口2.7.3P2口2.7.4P0口2.7.5P3口2.7.6端口的负载能力和接口要求,返回,2.7.1I/O端口概述,返回,18051单片机有四个8位并行I/O端口P0、P1.P2和P3。2每个端口都是8位准双向口，共占32根引脚。3每一条I/O线都能独立地用作输入或输出。4每个端口都包括一个锁存器（即特殊功能寄存器P0P3），一个输出驱动器和输入缓冲器，作输出是数据可以锁存，作输入时数据可以缓冲。,2.7.1I/O端口概述,返回,准双向口当P口的某位作输入时，该位的锁存器必须保持“1”（即先写1），使输出管截止。这时，该位的引脚可由内部上拉电阻拉成高电平，也可由外部信号拉成低电平。这种作为输入时，必须先写“1”的端口称为准双向口,2.7.2P1口,一、P1口结构二、P1口用作通用I/O,返回,2.7.2P1口,一、P1口结构其电路结构见图2-19，输出驱动部分与P0口不同，内部有上拉负载电阻与电源相连。实质上，电阻是两个场效应管FET并在一起一个FET为负载管，其电阻固定。另一个FET可工作在导通或截止两种状态，使其总电阻值变化近似为0或阻值很大两种情况。当阻值近似为0时，可将引脚快速上拉至高电平；当阻值很大时，P1口为高阻输入状态。,返回,图2-19P1口某位的结构图,返回,2.7.2P1口,二、P1口用作通用I/OP1口也是一个准双向口。在端口用作输入时，也必须先向对应的锁存器写入1，使FET截止。当P1口输出高电平时，能向外提供拉电流负载，所以不必再接上拉电阻。,返回,2.7.2P1口,二、P1口用作通用I/O(1)输出操作CPU通过内部总线把数据写入锁存器,有锁存器锁存并传给驱动器。(2)输入操作CPU通过内部总线：A读锁存器CPU发出读锁存器控制信号，此时锁存器状态由Q端经其上面的三态输入缓冲器1送入内部总线B读引脚CPU发出读引脚控制信号，直接读取端口引脚上的外部输入信息，此时引脚状态经锁存器下面的三态输入缓冲器2送入内部总线。,返回,2.7.3P2口,一、P2口结构二、P2口用作一般I/O口三、P2口用作高8位地址总线,返回,一、P2口结构,如图2-20所示，P2口某位的结构与P0口类似，有MUX开关。驱动部分与P1口类似，但比P1口多了一个转换控制部分。,返回,图2-20P2口某位的结构图,返回,二、P2口用作一般I/O口,1.当CPU对片内存储器和I/O口进行读/写（执行MOV指令或EA=1时，执行MOVC指令）时，由内部硬件自动使开关MUX倒向锁存器的/Q端，这时，P2口为一般I/O口。,二、P2口用作一般I/O口,2.在只需扩展256B片外RAM的系统中，使用“MOVXA,Ri”类指令访问片外RAM时，寻址范围是256B，只需低8位地址线就可以实现。P2口不受该指令影响，仍可作通用I/O口。,二、P2口用作一般I/O口,3.若扩展的RAM容量超过256B，使用“MOVXA,DPTR”类指令的寻址范围是64KB，此时，高8位地址总线用P2口输出。在片外RAM读/写周期内，P2口锁存器仍保持原来端口的数据；在访问片外RAM周期结束后，多路开关MUX自动切换倒锁存器/Q端。由于CPU对RAM的访问不是经常的，在这种情况下，P2口在一定的限度内仍可用作通用I/O口。,返回,三、P2口用作高8位地址总线,当CPU对片外存储器或I/O口进行读/写（执行MOVX指令或EA=0时执行MOVC指令）时，开关倒向地址线（右）端，这时，P2口只输出高8位地址。因为访问片外EPROM和RAM的操作往往接连不断，所以，P2口要不断送出高8位地址，此时P2口无法再用作通用I/O口。,返回,2.7.4P0口,一、结构二、P0口作为一般I/O口使用三、P0口作为地址/数据总线使用,返回,一、结构,P0口某位的结构由一个输出锁存器、二个三态输入缓冲器和输出驱动电路及控制电路组成。如图2-21所示。当C=0时，开关MUX被控为如图示位置，P0口为通用I/O口；当C=1时，开关拨向反相器3的输出端，P0口分时作为地址/数据总线使用。,返回,图2-13P0口某位的结构图,当C=0时，开关MUX被控为如图示位置，P0口为通用I/O口；当C=1时，开关拨向反相器3的输出端，P0口分时作为地址/数据总线使用。,返回,二、P0口作为一般I/O口使用,1.P0口用作输出口2.P0口作输入口,返回,1.P0口用作输出口,当CPU执行输出指令时，写脉冲加在D锁存器的CP上，这样，与内部总线相连的D端的数据取反后就出现在Q端上，又经输出级FET（T2）反相，在P0端口上出现的数据正好是内部总线的数据。这是一般的数据输出情况。,返回,2.P0口作输入口,当执行一条由端口输入的指令时，“读引脚”脉冲把三态缓冲器2打开，这样，端口上的数据经过缓冲器2读入到内部总线。在端口进行