哈尔滨工业大学CMOS模拟集成电路设计

CMOS模拟集成电路设计,单级放大器,提纲,2020/5/25,2,提纲,1、共源级放大器2、共漏级放大器（源跟随器）3、共栅级放大器4、共源共栅级放大器,2020/5/25,3,共源级放大器,2020/5/25,4,1、共源级放大器,1.1电阻做负载的共源级放大器大信号分析,MOS管工作在饱和区时,共源级放大器,2020/5/25,5,小信号分析,考虑沟道长度调制时，,共源级放大器,2020/5/25,6,讨论增益对信号电平的依赖关系导致了非线性,增大W/L、或增大VRD、或减小ID，都可以提高Av。但是，较大的器件尺寸，导致较大的器件电容。较高的VRD会限制最大电压摆幅。若VRD保持常数，减小ID，则必须增大RD，导致更大的输出节点时间常数。,共源级放大器,2020/5/25,7,1.2MOS二极管连接做负载的共源级MOS二极管连接,二极管连接的阻抗为,二极管连接的阻抗为,考虑体效应时,共源级放大器,2020/5/25,8,增益NMOS二极管连接做负载,其中,没有体效应,PMOS二极管连接做负载,共源级放大器,2020/5/25,9,讨论增益与输入信号无关，是器件尺寸的弱函数。高增益要求会造成集体管的尺寸不均衡。,例：为了达到10倍增益，则(W/L)1=50(W/L)2,在这个例子中，M2的过驱动电压应该是M1的过驱动电压的10倍。若VGS1-VTH1=200mV，|VTH2|=0.7V，|VGS2|=2.7V，严重制约输出电压摆幅。,允许的输出电压摆幅减小。,共源级放大器,2020/5/25,10,1.3电流源负载的共源级放大器讨论获得更大的增益M2的输出阻抗与所要求的M2的最小|VDS|之间联系较弱，因此对输出摆幅的限制较小。长沟器件可以产生高的电压增益。同时增加W、L将引入更大的节点电容。IDAV,考虑沟道长度调制，,共源级放大器,2020/5/25,11,1.4带源级负反馈的共源级放大器小信号直接分析方法,这里，没有考虑体效应和沟道长度调制效应,讨论增加源级负反馈电阻，使增益是gm的弱函数，实现线性的提高。线性化的获得是以牺牲增益为代价的。,共源级放大器,2020/5/25,12,考虑沟道长度调制及体效应时，电路的交流小信号模型为,共源级放大器,2020/5/25,13,小信号等效分析,辅助定理：在线性电路中，电压增益等于-GmRout，其中Gm表示输出与地短接时电路的跨导；Rout表示当输入电压为零时电路的输出电阻。,线性电路的输出端口可用诺顿定理来等效，输出电压为-IoutRout，定义Gm=Iout/Vin，可得Vout=-GmVinRout。,Gm?Rout?,共源级放大器,2020/5/25,14,计算Gm,（考虑沟道长度调制及体效应),由于，所以,因此，,共源级放大器,2020/5/25,15,计算Rout,流经ro的电流：,得到,所以，,共源级放大器,2020/5/25,16,计算Av,Av=-Gm(Rout|RD),共漏级放大器,2020/5/25,17,2、共漏级放大器（源跟随器）,大信号分析当VinVTH时，M1处于截止状态，Vout等于零；,Vin增大并超过VTH，M1导通进入饱和区；,Vin进一步增大，Vout跟随Vin的变化，且两者之差为VGS。,共漏级放大器,2020/5/25,18,小信号分析,考虑体效应,讨论增益VDD-|VTH1|，M1截止，电流I1全部通过M2，有Vout=VDD-I1RD,如果VinVDD-|VTH1|，M1开启处于饱和区，,随着Vin，ID2，当ID1=I1时，ID20，有,当Vin下降到Vin1以下，ID1趋向大于I1，迫使