基于FPGA的图像的采集与显示

- 基于FPGA图像的采集与显示学生姓名：学生学号：院（系）： 电气信息工程学院 年级专业：指导教师：助理指导教师：二一五年五月-摘 要随着科技社会的飞速发展，数字图像采集与处理系统在科学研究、工业生产，日常生活等众多领域得到越来越广泛的应用，具有广阔的应用前景和研究价值。在今天，具有图像显示功能的电子产品越来越多，由可视电话、数码相机，ipad等消费电子产品到门禁系统、数字视频监视等工业控制以及安防产品，处处显示着数字图像采集与处理系统的重要性。而针对于图像的采集与处理ARM、DSP、FPGA各有所长，其中FPGA的并行高速精确的处理在通信领域、图像处理、大屏显示等方面有着得天独厚的优势。基于FPGA可编程器件的可编程特性，采用FPGA进行设计的图形采集系统有良好的可扩展性和相对稳定的硬件结构，利用软件编程和硬件逻辑电路来实现图像采集的软件算法，在很大程度上能够提高图像识别速度和系统的体积，大大节约了生产成本。本次设计利用OV（OmniVision）公司生产的CMOS 7670摄像头进行图像的的采集以及简单的处理，Hynix公司的SDRAM芯片H57V2562GTR75C做图像的临时存储，FPGA芯片采用的是Altera公司旗下的Cyclone系列芯片第四代产品EP4CE6F17C8N，利用其并行高速精确的优势实现640*480*60fps，每秒共30M带宽的VGA显示。此次设计的目的是为了将数字图像采集与显示等功能集成在一块单板上。利用本系统的电路板对图像进行采集、缓存以及通过VGA实现实时显示，在使用过程中摄像头能够正常实现图像采集，SDRAM能够顺利完成图像的存储与读取，FPGA芯片以及程序能够保证整个系统正常运行，并且在VGA显示时图像没有错位和乱码的产生。关键词 图像的实时采集与显示，FPGA，VGA显示I-ABSTRACT With the rapid development of science and technology society, the digital image acquisition and processing system in scientific research, industrial production, daily life and so on many fields more and more widely used, has a broad application prospect and research value.Today, which has the function of image shows more and more electronic products, by video phone, digital camera, the consumer electronics products such as the entrance guard system, industrial control, such as digital video surveillance and security products, shows the importance of digital image acquisition and processing system.And for image acquisition and processing of ARM, DSP, FPGA strengths, including the FPGA parallel high-speed precise processing in the field of communication, image processing, display, etc, has a unique advantage. Based on the FPGA programmable features of programmable devices, using FPGA to design the graphic collection system has good scalability and relatively stable hardware structure, software programming and hardware logic circuit is used to realize image acquisition software algorithms, in the very great degree can improve the recognition speed and the volume of the system, greatly saves the cost of production.This design using the OV (OmniVision) company produces 7670 CMOS camera image acquisition and processing, simple Hynix SDRAM chip H57V2562GTR - 75 c for temporary storage of the image and the FPGA chip USES Altera companys fourth generation product EP4CE6F17C8 Cyclone series chip, using the advantage of its parallel high-speed precise realization of 640 * 480 * 60 FPS,VGA display, a total of 30 m bandwidth per second. The purpose of this design is to integrate the function such as digital image acquisition and display on a single board.The circuit of this system is used to analyse the image acquisition, caching, and through the VGA display in real time, in the process of using normal camera is able to achieve image acquisition, SDRAM would be able to complete the image storage and read, the FPGA chip, and procedures to ensure the normal operation of the whole system, and when the VGA display image without dislocation and garbled.Key words image real-time acquisition and display, the FPGA, VGA displayII 目 录摘 要IABSTRACTII1 绪论11.1 课题背景11.2 国内外研究现状、水平11.3 图像采集技术的发展趋势22 方案论证与选择42.1 系统方案设计42.2 系统方案选择52.3 本课题的技术指标及主要任务53 系统的硬件设计73.1 系统原理及设计框图73.2 FPGA 芯片的选择与其性能分析73.1.1 FPGA概述73.1.2 Cyclone系列芯片介绍73.3 FPGA 最小系统设计103.3.1 复位电路设计103.3.2 内部时钟与外部时钟设计113.3.3 JTAG下载接口及其保护电路设计123.4 摄像头的选择及其性能分析133.4.1 OV7670摄像头133.4.2 摄像头功能框图143.4.3 摄像头模块163.5 SDRAM的选择及其性能分析173.6 VGA接口设计194 系统的软件设计224.1 Verilog编程语言介绍224.2 整体设计思想224.3 系统主要结构框图以及功能介绍234.4 SDRAM工作状态机设计245 仿真设计与波形255.1 Quartus开发工具的简介255.2 逻辑分析仪介绍265.3 逻辑分析仪捕获波形展示275.4 效果图展示28结 论29参 考 文 献30附录A：原理图模块展示31附录B：程序代码35致 谢4621 绪论1.1 课题背景在如今先现代电子产品设计的各个领域和系统中，EDA技术的发展和应用得到了很大普及。EDA技术的飞速发展，主要得益于可编程逻辑器件的长足发展和日益成熟。可编程逻辑器件作为一种半定制集成电路，在器内部集成了大量的基本逻辑单元电路，设计师门通过编程来改变其内部的逻辑关系或者连线，进而得到所需要的电路设计功能。可编程逻辑器件作为一种新型的逻辑器件，速度快，集成度高，能够很好的完成用户定义的功能，还可以实现加密和重新定义编程，且其允许的编程次数更是可以达到上万次。可编程逻辑器件的出现，改变了传统数字系统的设计方法，在简化了硬件系统，降低成本的同时还提高了系统的灵活性和可靠性。因此，自20世纪70年代问世以来，受到了广大工程师的青睐，广泛应用于工业控制，仪器仪表，通信设置和医疗电子仪器等众多领域，为EDA技术的发展开创了广阔的空间。在图像采集与处理系统中，应用得比较广泛的有DSP,FPGA和专用集成电路芯片。就应用范围而言，DSP的应用最为广泛，它的硬件系统和指令结构是专为数字信号处理而设计，在图像处理算法方面有非常大的优势，尤其是它的乘法、加法操作非常适合图像算法的实现，能够很好的实现滤波卷积等操作。然而，DSP造价昂贵，因而设计成本相应有很大增加，对于一些对成本价格敏感，对图像处理的要求又不是很高的场合，DSP有很大的使用局限性。ASIC专用集成芯片，体积小，功耗低，但是只能适用于专用的场合，且开发不够灵活，可移植性较差，当需要改变图像处理的算法的时候，只能重新设计芯片，导致开发周期延长，成本升高。随着硬件集成度的不断提高，FPGA系统的功能更加强大，具有了实现宏函数的嵌入式阵列以及实现普通功能的逻辑阵列，正好解决了DSP和ASIC所面临的问题。为了满足系统对不同的速度的要求，FPGA芯片设计采用不同的速度等级，用户可根据系统的具体要求，选择合适的芯片。1.2 国内外研究现状、水平跟随微电子技术和图像处理技术的发展，采用大规模集成电路或专用芯片取代计算机的脱机图像处理系统应运而生。而高速度、大容量的FPGA和SOPC技术的出现，图像采集和处理又有了一种新的解决方案。在FPGA中，一般都内嵌有可配置的PLL、RAM、TVDD、LVDS和硬件乘法累加器等模块。用FPGA来进行数字信号的处理可以很好的解决以往数字信号处理过程中遇见的并行性和顺序性的矛盾，直至速度4问题的解决。而且FPGA拥有利灵活的可配置性，使得其组成的“DSP系统”易于修改和测试。目前，在图像处理方面，市场上已经有了很多车鞥书的IP Core，如颜色空间转换，2D滤波器，JEPG图像编码解码器等。利用FPGA来实现“DSP”系统已经十分的普遍。应用在实时图像处理、联合战术无线电通信等信通中。最早的图像采集处理了系统是由一些国外的跨国企业引入，我国在图像采集与处理这方面的起步比较晚，但随着国内科技水平的不断提高，渐渐的，我国一些厂家也开发出属于自己的图像采集处理系统，在当时，主要是应用于机器视觉，工业检测等方面，随着这些年科技的发展，图像采集系统无论是在硬件设备还是图像算法方面都有了很大的提高，但是如何将其应用到更广泛的领域，还是面临着许多需要解决的问题，如图像采集算法复杂，因而处理的时间过于冗长，导致对硬件的要求非常苛刻。图像采集系统造价高，这也是导致其不能得到很好应用的原因。使用Altera公司FPGA内嵌SOPC架构完成图像的采集、处理与显示功能，在国内已将发展了很长一段时间，利用Altera的技术支持可以让工程师使用FPGA内部硬件资源和内部的LE进行外部设备的驱动开发，大大减少了硬件设计的复杂性。利用FPGA实现数字信号处理其最显著的特点是高速性能很好，与用软件方式控制操作和运算的系统相比，纯硬件系统有着天然的速度优势，因为软件是通过顺序执行的方式来完成控制和运算，而用硬件描述语言描述的系统是以并行的方式工作。国内外对基于FPGA的数字信号处理的需求一直呈现上升趋势。1.3 图像采集技术的发展趋势数字图像处理起源于20世纪20年代，目前已经广泛的应用于航空航天，军事，科学研究，工农业生产等各个领域，成为一门引人注目、前景远大的新型学科，在现今人们的生活中发挥着越来越大的作用。在20世纪60年代，数字图像处理形成了一门学科，早期的图像处理主要是以改善图像质量为主要目的，以人为对向，最终达到改善人的视觉效果的目的。第一次获得实际成功应用的例子是美国喷气推进实验室对航天探测器徘徊者7号在1964年发回的几千张月球照片进行图像处理，并计算了太阳位置和月球环境的影响，由计算机成功的绘制出了月球表面的地图，并在此进一步处理更大量的照片，最终获得了月球的地形图，彩色图以及全景镶嵌图，为人类的登月计划奠定了坚实的基础，同时推进了数字图像处理这门学科的诞生。随着图像处理技术以及计算机技术和人工智能、思维科学研究所的飞速发展，数字图像处理正在向更高、更深层次发展，人们正在研究如何用计算机系统解释图像，以期实现类似人类视觉系统理解外部世界。世界上很多国家，特别是发达国家投入了大量的人力、物力到这项研究中，且取得了重要研究成果。70年代末MIT的Marr提出的视觉计算理论就是其中之一，这一理论成为了后来计算机视觉领域多年的主导思想。图像理解虽然已经取得了不小的进展但是就它本身而言，仍然是一个比较难的研究领域，存在了很多的困难，因为，人类本身对自己的视觉过程至今还了解甚少，故计算机视觉是一个有待人们探索的新领域。也正是因为如此，图像的处理技术受到世界各地的广重视。当今世界，图像处理面临的主要任务还是研究新的处理处理方法，构造新的处理系统，开拓更广泛的应用领域。3-2 方案论证与选择基于FPGA的图像的采集与处理系统，其核心是利用FPGA芯片的并行高速精确的优势实现图像的采集与处理，而对于图像采集与处理系统来讲，图像的采集速度，系统对图像的处理速度，图像显示时所能达到的分辨率和帧率、图像显示的稳定度、图像显示的方式的选择以及成本显得尤为重要。下面我们将就基于FPGA的图像采集与处理系统进行方案讨论。2.1 系统方案设计该图像的采集与显示系统是由图像采集、芯片处理和显示系统组成。通过摄像头对图像进行采集，芯片对采集到的信号进行处理然后通过与之相连的显示屏进行显示，实现图像的实时采集与显示。对于图像的采集问题，主要是与摄像头的选取有关，不同摄像头之间会有不同的差距，而对于显示问题，不同的输出模式，输出后图像的质量也会有不同，下面我们就这两方面进行分析与论证。CCDSDRAM F P G ARGB656显示器 数据读取数据写入数据传输设计方案一：CCDSDRAM F P G AYUV显示器 数据读取数据写入数据传输设计方案二：设计方案三：CMOSSDRAM F P G ARGB656显示器 数据读取数据写入数据传输设计方案四：CMOSSDRAM F P G AYUV显示器 数据读取数据写入数据传输2.2 系统方案选择方案分析：对于上述四种方案，可以分为两个大类进行区别，分别是不同模式的摄像头的选取和不同的输出模式的选择。摄像头现在常用的有两类摄像头：CCD（Charge Coupled Device的缩写即电荷耦合器件）摄像头，它是一种特殊半导体器件，上面有很多感光元件，具有将光信号转变为电信号的作用；CMOS（Complementary Metal Oxide Semiconductor即互补金属氧化物半导体）摄像头，是一种采用CMOS图像传感器的摄像头；衡量摄像头性能好坏主要是从像素质量，尺寸，灵敏度，信噪比等指标来进行考虑。二者对比，CCD成像效果更加清晰逼真，但是更耗电，而CMOS则具有低成本，低耗电以及高整合度的优点。传输格式这里有两种选择，分别是YUV和RGB656。RGB和YUV都是色彩空间，用于表示颜色，两者可以相互转化。 RGB 是从颜色发光的原理来设计定的，利用红绿蓝三基色的混合达到彩色图像显示的效果，是最常用的一种方案。YUV（亦称YCrCb）是被欧洲电视系统所采用的一种颜色编码方法（属于PAL），对于单纯处理灰度图图像一般选用YUV，YUV有不同的压缩格式，相较于RGB，它最大的优点在于只需占用极少的带宽。经过仔细的研究和反复的论证，我最终选择了第三种方案作为本次课题基于FPGA的图像的采集与显示电路设计。2.3 本课题的技术指标及主要任务本次设计是为了设计出一个基于FPGA的图像的采集与VGA实时显示的系统，利用OV7670摄像头实现对数据的直接采集，FPGA芯片实现摄像头引脚上输出数据的读取，数据在SDRAM中的存储和读取，以及送入VGA接口，在带VGA接口的显示器上实现图像的同步显示功能，系统总体结构简单，体积小，工作能力强，能够适应各种复杂的环境。图像的实时显示在各类工作环境下都能够达到正确显示，抵抗周围干扰，在显示时不会出现图像的错位以及乱码现象。本设计中指标要求如下：1.利用OV7670摄像头模块能正确实现图像的采集；2.利用SDRAM器件H57V2562GTR75C能够实现数据的同步动态存储与读取； 3.利用芯片EP4CE6F17C8N能够实现对摄像头的初始化与采集信息的处理，能够将摄像头采集到的信息送入SDRAM中暂存，根据VGA显示器的需要将暂存的数据读取出来送显示器显示。4.能够根据实际情况去除行、场消隐数据，根据内容的多少对数据进行裁剪，以适应显示器显示的大小,并且在图像实时显示时无错位以及乱码等情况。28-3 系统的硬件设计3.1 系统原理及设计框图如图3.1所示就是本次课题的设计结构框图，它最重要的模块主要分为四大部分，分别是ov7670图像采集模块，SDRAM数据同步动态存储模块，FPGA芯片主程序数据处理模块，以及实现VGA的同步显示模块。对于FPGA来说，它作为中央处理芯片，需要在整个系统运行的过程中读取摄像头所采集到的数据，并且送至SDRAM进行，同时读取SDRAM中的数据根据实际情况去除行、场消隐数据，根据内容的多少对数据进行裁剪，以适应显示器显示的大小，避免显示时图像的错位以及乱码等情况。其原理结构图如下图2.1所示。 FPGA芯片视频采集模块SDRAM模块VGA显示器图3.1 系统的原理结构图设计3.2 FPGA芯片的选择与其性能分析3.1.1 FPGA概述FPGA是FieldProgrammable Gate Array的缩写，即现场可编程门阵列，是可编程器件PAL、GAL、CPLD等进一步发展的产物。作为专用集成电路（ASIC）领域中的一种半定制电路出现，目的是为了解决了定制电路的不足，同时克服了原有可编程器件门电路数有限的缺点。FPGA采用逻辑单元阵列LCA这样的一个概念，包括输出输入模块IOB、可配置逻辑模块CLB和内部连线三个部分。FPGA利用的是小型查找表来实现自己组合逻辑的功能，每个查找表会连接到一个D触发器的输入端，通过触发器再来驱动其他逻辑电路或者驱动I/O，由此构成既可以实现组合逻辑功能又得以实现时序逻辑功能的基本逻辑单元模块，在这些模块间利用金属连线连接到I/O模块或相互连接。FPGA逻辑通过内部静态存储单元加载编程数据来实现，储器单元中存储的值决定逻辑单元的逻辑功能以及模块与I/O间或各模块之间的联接方式，并最终决定FPGA实现怎样的功能，FPGA允许用户无限次的编程。现在市场上的FPGA公司主要是Xilinx公司和Altera公司，此次设计拟定采用的是Altera公司的Cyclone第四代EP4CE6F17C8N芯片。3.1.2 Cyclone系列芯片介绍Cyclone芯片是Altera公司的一款低成本、中等规模的FPGA芯片，与Altera其他的主流器件相比，它通过去掉MegaRAM，DSP模块，降低LVDS接口速率等指标的方式，在可适应大多数设计的要求的基础上还分担了用户所面临的成本压力。Cyclone的第四代产品Cyclone IV 系列包括两个系列:Cyclone IV E系列和Cyclone IV GX系列,具有低功耗的、低成本的特点,Cyclone IV 器件还集成了一个可选择的低成本收发器，在不影响性能的前提下，节省功耗以及成本。对于工业、广播、无线、有线，用户及通信等行业中的低成本的小型应用，Cyclone IV 器件在降低成本的同时产品又能满足不断增长的带宽要求，无疑是系统设计师最理想的选择。Cyclone IV 器件系列主要特性: 低成本、低功耗的FPGA 架构： 6 K 到150 K 的逻辑单元 高达6.3 Mb 的嵌入式存储器 高达360 个18 18 乘法器，实现DSP 处理密集型应用 协议桥接应用，实现小于1.5 W 的总功耗 高达3.125 Gbps 的数据速率 8B/10B编码器/解码器 8-bit 或者10-bit 位物理介质附加子层(PMA) 到物理编码子层(PCS) 接口 字节串化器/ 解串器(SERDES) 速率匹配FIFO 公共无线电接口(CPRI) 的TX 位滑块 动态通道重配置以实现数据速率及协议的即时修改 静态均衡及预加重以实现最佳的信号完整性 每通道150 mW 的功耗 灵活的时钟结构以支持单一收发器模块中的多种协议 高达256-byte 的有效负载 一个虚拟通道 2 KB 重试缓存 4 KB 接收(Rx) 缓存 PCIe (PIPE) Gen 11,2, 和4 (2.5 Gbps) 千兆以太网(1.25 Gbps) 三倍速率串行数字接口(SDI)( 高达2.97 Gbps) Basic 模式( 高达3.125 Gbps) 高达840 Mbps 发送器(Tx), 875 Mbps Rx 的LVDS 接口 支持高达200 MHz 的DDR2 SDRAM 接口 支持高达167 MHz 的QDRII SRAM 和DDR SDRAM 每器件中高达8 个锁相环(PLLs)Cyclone IV 器件采用了与成功的Cyclone 系列器件相同的核心架构。这一架构包括由四输入查找表(LUTs) 构成的LE, 存储器模块以及乘法器。每一个Cyclone IV 器件的M4K 存储器模块都具有4 Kbit 的嵌入式SRAM 存储器。Cyclone IV 器件中的乘法器体系结构与现有的Cyclone 系列器件是相同的。嵌入式乘法器模块可以在单一模块中实现一个18 18 或两个 9 9 乘法器。Altera 针对乘法器模块的使用提供了一整套的DSPIP，其中包快速傅里叶变换(FFT) ，括有限脉冲响应(FIR) 和数字控制震荡器(NCO) 功能。QuartusII 设计软件中的DSP Builder 工具集成了MathWorks Simulink 与MATLAB 设计环境，从而实现了一体化的DSP 设计流程。表3.1 Cyclone芯片系列各项资源比较FPGA芯片型号内核工作电压LEs总共I/O嵌入式存储器嵌入式乘法器PLL锁相环全局时钟CLK第二代：T144表示芯片一共144个脚，Q208为208个脚EP2C5T144C81.2V4608891198082628EP2C5Q208C81.2V46081421198082628EP2C8Q208C81.2V82561381658883628第四代：E22表示芯片一共144个脚。EP4CE6E22C81.2V62729227648030210EP4CE10E22C81.2V103209242393646210EP4CE15E22C81.2V1540882516096112220第四代：F17表示芯片一共256个脚。EP4CE6F17C81.2V627218027648030210EP4CE10F17C81.2V1032018042393646210EP4CE15F17C81.2V15408166516096112220第四代：F23表示芯片一共484个脚。EP4CE15F23C81.2V15408344516096112420EP4CE40F23C81.2V396003291161216232420 本次设计选用的芯片是Cyclone系列第四代芯片EP4CE6F17C8N，由表可知其内核工作电压为1.2V，包含6272个逻辑单元，180个输入输出引脚，276480个嵌入式存储器，30个嵌入式乘法器，2个PLL锁相环以及10个全局时钟。图3.1是其实物展示，图3.2是FPGA芯片展示：图3.2 EP4CE6F17C8N器件图图3.3 FPGA芯片展示3.3 FPGA最小系统设计FPGA最小系统,指可以使FPGA正常工作的最简单的FPGA系统。它的外围电路尽量最少，只包括FPGA必要的控制电路。常见的FPGA最小系统主要包括：FPGA芯片、晶振、外部时钟、复位电路、下载电路和电源。如果需要使用NIOS II软嵌入式处理器还要包括：SDRAM和Flash。3.3.1 复位电路设计复位，类似于电脑开机重启，对于一个可编程芯片来讲，通常在上电的瞬间需要一个很短的时间来进行内部参数的初始化，这个时候的芯片暂时不能进入工作状态，复位就是指的上电初始化的这一段时间，完成这样一个功能的电路我们称之为复位电路。图3.3是复位电路设计原理图，RESET连线接到FPGA芯片RESET复位管脚。图3.4 FPGA复位电路设计原理图3.3.2 内部时钟与外部时钟设计内部时钟：晶振是为电路提供频率基准的元器件，通常分成有源晶振和无源晶振两个大类，无源晶振需要芯片内部有振荡器，并且晶振的信号电压根据起振电路而定，允许不同的电 压，但无源晶振通常信号质量和精度较差，需要精确匹配外围电路（电感、电容、电阻等），如需更换晶振时要同时更换外围的电路。有源晶振不需要芯片的内部振荡器，可以提供高精度的频率基准，信号质量也较无源晶振要好。本此设计采用 50MHZ 的有源贴片晶振作为芯片工作的时钟输入，晶振连接原理如图3.4所示，Output接FPGA芯片CLK引脚，NC脚悬处理。图3.5 晶振连接原理图外部时钟：时钟电路是整个FPGA系统工作的心脏，控制着整个系统工作的节奏，而芯片也正是通过复杂的时序电路完成不同的功能，图3.5是本次电路设计中外部时钟设计原理图其中SCLK,RST和I/O口分别接开发板的J2，K2，K1引脚。图3.6 外部时钟电路设计3.3.3 JTAG下载接口及其保护电路设计JTAG下载接口及其保护电路：JTAG是Joint Test Action Group的缩写，即联合测试工作组，是一种国际标准测试协议，主要用于芯片内部测试，标准的JTAG接口是4线，分别是TMS,TCK,TD1，TD0，也就是模式选择，时钟，数据输入和数据输出线，而本次设计的JTAG接口主要是用于程序的下载和固话。图3.6和图3.7为此次系统设计的JTAG接口以及其保护电路的设图3.7 JTAG接口设计图3.8 JTAG接口保护电路设计3.4 摄像头的选择及其性能分析3.4.1 OV7670摄像头OV7670是 OmniVision公司生产的一颗1/6寸的CMOS 图像传感器，也是当今使用较为广泛的一种彩色摄像头，它的感光像素为640*480，输出格式为RGB565。该传感器工作电压低、体积小，提供单片摄像头和影像处理器的所有功能。通过SCCB 总线控制后，可以输出取窗口、整帧、子采样等方式的各种分辨率的8位影像数据。该产品VGA图像最高可达到30帧/秒。用户可以完全控制图像的质量、数据传输格式和传输方式。图像处理功能包括伽玛曲线、白平衡、度、色度等并且都可以通过SCCB接口编程。OV公司的图像传感器应用独有的传感器技术，能够通过减少或消除电子或光学缺陷如托尾、浮散、固定图案噪声等来提高图像质量，最终得到比较清晰稳定的彩色图像。OV7670的特点有：1、高灵敏度、低电压适合嵌入式应用2、标准的SCCB接口，兼容IIC接口.3、支持RawRGB、RGB(GBR4:2:2，RGB565/RGB555/RGB444)，YUV（4:2:2）和YCbCr（4:2:2）输出格式4、支持VGA、CIF，和从CIF到40*30的各种尺寸输出5、支持自动曝光控制，自动消除灯光条纹，电平校准，自动增益控制，自动白平衡，等自动控制功能。同时支持色彩饱和度、色相、伽马、锐度等的设置。6、支持闪光灯7、支持图像缩放3.4.2 摄像头功能框图Ov7670摄像头功能框图如图所示：图3.9 OV7670摄像头功能框图由功能框图我们可知传感器主要包括如下几个模块：1、感光整列（Image Array)：OV7670总共有656*488个像素点其中640*480个有效，即是人们常说的30万像素摄像头。2、时序发生器（Video Timing Generator)：时序发生器具有的功能包括：整列控制和帧率发生、内部信号发生器和帧率时序、自动曝光控制、输出外部时序（VSYNC、HREF/HSYNC和PCLK)。3、模拟信号处理（Analog Processing）:模拟信号处理所有模拟功能，并包括：自动增益（AGC）和自动白平衡（AWB）。4、A/D转换:原始的信号经过模块之后，分G和BR两路进入一个10位的A/D转换器，A/D转换器工作频率与像素频率完全同步（转换的频率和帧率有关）。除A/D转换器外，该模块还有以下三个功能： 黑电平校准，U/V通道延迟，A/D范围控制：A/D范围乘积和A/D范围控制共同设置A/D的范围和最大值，允许用户根据应用调整图片的亮度。5、 测试图案发生器（Test Pattern Generator）:图案发生器功能包括：八色彩色条图案、渐变至黑白彩色条图案和输出脚移位“1”。6、 数字处理器（DSP）:这个部分控制由原始信号插值到RGB 信号的过程，并控制一些图像质量：7、 缩放功能（Image Scaler）：这个模块按照预先设置的要求输出数据格式，能将YUV/RGB信号从VGA缩小到CIF以下的其它任何尺寸。8、数字视频接口（Digital Video Port）：通过寄存器COM2【1:0】，调节IOL/IOH的驱动电流，让其能够适应用户的负载。9. SCCB接口（SCCB Interface）：SCCB接口控制图像传感器芯片的运行。10.LED和闪光灯的输出控制（LED and Storbe Flash Control Output） OV7670有闪光灯模式，可以控制外接闪光灯或闪光LED的工作。 OV7670的寄存器通过SCCB时序访问并设置，SCCB时序和IIC时序十分类似。 OV7670常见图像数据输出格式的简单介绍几个定义： VGA，即分辨率为640*480的输出模式； QVGA，即分辨率为320*240的输出格式； QQVGA，即分辨率为160*120的输出格式； PCLK，即像素时钟，一个PCLK时钟，输出一个像素(或半个像素)。 VSYNC，即帧同步信号。 HREF /HSYNC，即行同步信号。 OV7670的图像数据输出（通过D7:0）就是在PCLK，VSYNC和HREF/ HSYNC的控制下进行的。首先看看行输出时序，如图3.9所示图3.10 OV7670行输出时序从OV7670行输出时序我们可以知道，图像数据在HREF为高的时候输出，当HREF变高后，每一个PCLK时钟，输出一个字节数据。如果我们采用VGA时序，RGB565格式输出，那么每2个字节久可以组成一个像素的颜色（高字节在前，低字节在后），这样的话每行输出总共有640*2个PCLK周期，输出640*2个字节。再来看看帧时序（VGA模式），如图3.10所示：图3.11 OV7670帧时序OV7670的帧三时许表示了在VGA模式下的数据输出，图中的HSYNC和HREF是同一个引脚产生的信号，在不同场合下面，使用不同的信号方式。由于OV7670的像素时钟（PCLK）最高可达24Mhz，所以我们用IO口直接抓取数据是非常困难的，并且非常占耗CPU，所以，我们并不是采取直接抓取来自OV7670的数据，而是通过FIFO读取，OV7670摄像头模块自带了一个FIFO芯片，用于暂存图像数据，有了这个芯片，我们就可以很方便的获取图像数据了。3.4.3 摄像头模块接下来我们介绍一下ALIENTEK OV7670摄像头模块。该模块的外观如图3.12，PCB板图见图3.13。 图3.12 OV7670摄像头模块外观图 图3.13 模块PCB板图表3.2 OV7670摄像头引脚情况1脚2脚3脚4脚5脚6脚7脚8脚VCCGNDSCLSDAVSYNCHREFPCLKXCLK9脚10脚11脚12脚13脚14脚15脚16脚像素数据像素数据像素数据像素数据像素数据像素数据像素数据像素数据注释：电源输入：2.6v3.0v SCL、SCA模块内部带上拉电阻 VSYNC表示帧同步HSYNC表示行同步 PCLK为像素时钟 XVCLK为主时钟输入图3.14 系统摄像头接口设计3.5 SDRAM的选择及其性能分析本系统的SDRAM选用的是Hynix公司的H57V2562GTR75C。H57V2562GTR同步DRAM是268,435,456 bit CMOS同步DRAM,非常适用于需要大量的存储密度和高带宽的消费者应用程序的内存.它是作为4,194,30416 I / O 4banks，同步DRAM是工作于与输入时钟同步的一种DRAM.海力士同步DRAM的每一个锁存器的控制信号在一个基本的输入时钟（CLK）和同步地输入/输出数据的上升沿与输入时钟（CLK）.地址线复用的复用X16的数据输入/输出信号，输入/输出总线.所有的命令都锁定在CLK的上升沿同步，该同步DRAM提供了可编程的读或写的可编程突发长度突发长度：1,2,4,8地点或整页.自动预充电功能可能被启用,以提供一个自定时行预充电是在突发访问结束时发起的.同步DRAM采用内部流水线架构,从而实现高速运行.此架构是compartible与预取架构2n规则,但它也允许列地址被在每个时钟周期改变,实现了高速,完全随机访问.预充一组在访问其他三家银行之一,将隐藏预充电周期,并提供无缝,高速,兰登访问操作，读取和写入访问的海力士同步DRAM是突发导向;访问开始在选定的位置,并继续为位置在编程顺序编程的数量.访问开始与一个活跃的命令,然后接着读或写命令的登记.注册重合与Active命令的地址位用来选择组和行进行访问.注册一致的读或写命令的地址位用来选择突发访问银行和起始列位置。256Mb的同步DRAM（16M16）特点：标准SDRAM协议内部4bank操作电源电压：VDD= 3.3V所有设备pins与LVTTL的兼容接口低电压接口,以减少I / O电源8,192刷新周期/ 64ms商业温度：0oC 70oC作业封装类型：54_Pin TSOPIl图3.15 SDRAM相关系列器件信息Note:1 H57V2562GTR-XXC系列：普通电力和商业温度.2 H57V2562GTR-XXL系列：低功耗和商业温度表3.3 H57V2562GTR引脚定义说明符号TYPE说明CLKINPUT时钟：该系统时钟输入，所有其它输入注册到SDRAM的上升沿CLK的CKEINPUT时钟使能：控制内部时钟信号和停用时，SDRAM将成为国家之一中断电，暂停或自刷新INPUT片选：启用或禁用除CLK和DQM所有的输入BA0，BA1INPUT银行地址：选择银行RAS活性时被激活，选择银行要读取/CAS活动期间写A0A12INPUT行地址：RA0RA12，列地址：CA0CA8，自动预充电标志：A10LDQM,UDQMI/O数据掩膜：控制输出缓冲区的读取模式和口罩输入数据写入模式DQ0DQ15I/O数据输入/输出：复用的数据输入/输出引脚VDD/VSS供应电源的内部电路和输入缓冲器VDDQ/VSSQ供应电源输出缓冲区NC无连接，这些垫片应悬空图3.16 系统中SDRAM接口电路设计3.6 VGA接口设计VGA（Video Graphics Array）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。VGA接口产生原因： 显卡所处理的信息最终都要输出到显示器上，显卡的输出接口就是电脑与显示器之间的桥梁，它负责向显示器输出相应的图像信号。CRT显示器因为设计制造上的原因，只能接受模拟信号输入，这就需要显卡能输出模拟信号。VGA接口就是显卡上输出模拟信号的接口，VGA（Video Graphics Array）接口，也叫D-Sub接口。虽然液晶显示器可以直接接收数字信号，但很多低端产品为了与VGA接口显卡相匹配，因而采用VGA接口。以下是VGA接口的管脚定义： 图3.17 VGA十五针母插座 图3.18 VGA十五针公插头表3.3 VGA接口管脚定义管脚1234567定义REDGREENBLUEID BIT自测试红地绿地管脚891011 12 151314定义蓝地保留数字地地址码行同步场同步工业标准的VGA显示模式为：64046816色60Hz。常见的彩色显示器，一般由CRT (阴极射线管)构成，彩色是由R、G、B（红、绿、蓝）三基色组成，CRT用逐行扫描或隔行扫描的方式实现图像显示，由VGA控制模块产生的水平同步信号和垂直同步信号控制阴极射线枪产生的电子束，打在涂有荧光粉的荧光屏上，产生R、G、B三基色，合成一个彩色像素。扫描从屏幕的左上方开始，由左至右，由上到下，逐行进行扫描，每扫完一行，电子束回到屏幕下一行的起始位置，在回扫期间，CRT对电子束进行消隐，每行结束是用行同步信号HS进行行同步；扫描完所有行，再由场同步信号VS进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。行同步信号HS 和场同步信号VS是两个重要的信号。显示过程中，HS 和VS的极性可正可负，显示器内可自动转换为正极性逻辑。下图3.19和图3.20是VGA接口及其保护电路的设计。图3.19 VGA接口设计原理图1图3.20 VGA接口设计原理图2- 4 系统的软件设计4.1 Verilog编程语言介绍Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。Verilog HDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义