项目1点亮一个LED灯ppt课件

项目1点亮一个LED灯,1,学习目标,通过本项目的学习，能够熟练阐述飞思卡尔HCS08系列MC9S08GB60单片机的内部资源及特点；能够阐述MC9S08GB60单片机的整体结构；能够理解与内核相关CPU控制寄存器的作用；熟悉并能识别MC9S08GB60单片机的封装及引脚；能够根据应用要求设计硬件电路图；能够熟悉阐述MC9S08GB60单片机的存储器结构；能够理解中断与复位的概念及用途。,2,学习要求,能够熟练阐述飞思卡尔HCS08MC9S08GB60单片机的内部资源及特点、整体结构，理解与内核相关CPU控制寄存器的作用，能识别MC9S08GB60单片机的封装及引脚；能够根据应用要求设计硬件电路图能够熟悉阐述MC9S08GB60单片机的存储器结构；理解中断与复位的概念及用途。,3,项目引入,一个最简单的单片机系统的开发也需要电路设计、单片机器件选择和程序编写3个步骤。对于单片机系统，最简单的功能无非是控制输出电平的高低，这也是数字电路最基本的功能，所以，第一个例子就是将单片机系统接上一个发光二极管，用二极管的亮灭表示设计的单片机系统是否正常工作。,4,项目分析,要想了解单片机的控制作用，必须先认识单片机，熟悉单片机的基本结构及功能，而利用单片机集成开发环境（IDE）-CodeWarriorr软件包，可以更加直观地模拟仿真单片机的工作过程，现在就让我们来认识单片机，学习单片机的特点、整体结构、引脚及其存储器结构等。（注意，本书是以飞思卡尔单片机为学习对象。）,5,图1-1单片机最小系统电路的构成,6,相关知识,1.1MC9S08GB60框图整体结构1.1.1累加器A（accumulator）1.1.2变址寄存器（H：X）1.1.3堆栈指针（SP）1.1.4程序计数器（PC）1.1.5条件码寄存器（CCR）1.I中断屏蔽标志位2.V溢出标志位3.H半进位标志位4.N负标志位5.Z零标志位6.C进位/借位标志位,7,相关知识,1.2MC9S08GB60的引脚及封装1.2.1电源引脚1.2.2振荡器引脚1.2.3复位引脚【特别提示】1.2.4背景/模式选择(BKGD/MS)引脚1.2.5通用I/O及外设端口引脚1.2.6根据客户的要求设计硬件电路图,8,相关知识,1.3MC9S08GB60存储器结构图1.4复位与中断1.4.1MCU的复位1.4.2MCU的中断1.4.3外部中断请求(IRQ)1.5低电压检测保护系统(LVD)1.5.1上电复位操作1.5.2LVD复位操作1.5.3LVD中断操作1.5.4低电压警告(LVW)1.5.5实时中断(RTI),9,1.1MC9S08GB60框图整体结构,MC9S08GB60单片机内部组成包括HCS08内核、FLASH存储器、片上随机存储器(RAM)、8通道10位模数转换器(ATD)、两个串行通信接口模块(SCI)、串行外设接口模块(SPI)、定时器/脉宽调制器(TPM)模块、100kbps的IIC总线(IIC)、8个引脚键盘中断模块(KBI)等主要部件,10,1.1MC9S08GB60框图整体结构,11,1.1MC9S08GB60框图整体结构,单片机内部最核心的部分是HCS08内核，它是单片机的大脑和心脏。它是主要功能是产生各种控制信号，控制存储器、输入/输出端口的数据传送、数据的算术运算、逻辑运算、位操作以及各种保护功能。Flash存储器主要用于保存程序和数据。一般存放程序代码和不常改变的数据。可以通过单线后台调试接口把需要的程序和数据上载到Flash存储器中。它一个突出的优点是擦除和编程操作不需要特殊的电压，所以也可以通过其他软件控制的通信路径来实现应用编程。RAM数据存储器主要用于存放运算中间结果、数据暂存和缓冲、标志位、待调试的程序等。模数转换器(ATD)可把芯片外部的模拟信号转换为适合单片机内核处理的数字信号。串行通信接口模块(SCI)、串行外设接口模块(SPI)和IIC总线模块(IIC)主要用于与外界器件进行信息交换。定时器/脉宽调制器(TPM)模块实现定时、计数和PWM脉宽信号输出等功能。调试模块BDG与内核中的背景调试控制器BDC一起进行片上闪存和其他非易失性存储器的编程。键盘中断模块(KBI)可以方便地把外部的按键信号传送入单片机内核。,12,1.1MC9S08GB60框图整体结构,要实现内核与各模块的功能，需要单片机内核CPU寄存器的支持。与内核相关CPU控制寄存器简述如下，如图1-3所示。,13,1.1MC9S08GB60框图整体结构,累加器A（accumulator）是一个通用的8位暂存器，是专门存放CPU的操作数与算术或逻辑运算的计算结果。能进行加、减、读出、移位、循环移位和求补等操作。在中央处理器CPU中，累加器是用来储存计算所产生的中间结果。如果没有像累加器这样的暂存器，那么在每次计算（加法，乘法，移位等等）后就必须要把结果写回到内存，然后再读回来。然而存取内存的速度与存取数学逻辑单元（ALU）的速度相比较，存取内存的速度更慢，所以在编写程序中，累加器A是一个最常用的寄存器。,14,1.1MC9S08GB60框图整体结构,变址寄存器，为访问64K的存储器空间提供索引，事实上是两个独立的8位寄存器(H和X)的合并。H表示高8位，X表示低8位，H：X表示整个寄存器，在变址寻址方式下，CPU根据变址寄存器的内容确定操作数的有效地址，变址寄存器也可以作为临时数据的存储单元。在应用变址寻址方式时，使用H:X作为16位的基本参考点，允许使用有16位偏移量、8位偏移量和无偏移量的指令。,15,1.1MC9S08GB60框图整体结构,堆栈指针（StackPointer，SP）是一个16位的地址指针寄存器，这个寄存器用于自动维护CPU的一个后进先出(LIFO)堆栈。当CPU执行绝对转移调用(JSR)或相对转移调用(BSR)指令时，它会自动保存返回地址到堆栈中。当子程序最后执行返回指令(RTS)时，该返回地址会自动从堆栈中恢复，并由此继续执行先前暂停的指令。由于SP是一个满16位寄存器，所以堆栈可以寻址存储映射区的任何地方，堆栈指针总是指向堆栈中下一个可用位置。当一个数值要进栈时，它会被写到SP指向的地址中，随后SP会自动减少而指向下一个可用位置。当一个数值要出栈时，SP首先会自增以指向堆栈中最近进栈的数据，然后从刚被SP指向的地址中读出数据。需要注意的是SP指向的数据，在出栈的过程中不会被改变。如果SP指向当前内存的下一个位置，即指向之前最近存储的数据，当新的数据进栈时，会覆盖该位置的数据。,16,1.1MC9S08GB60框图整体结构,堆栈实质是随机存储器RAM的一部分，是从RAM空间中划分出来的临时空间，专门存放中断或转移调用的地址，但它不能超过芯片可用RAM空间的大小。,17,1.1MC9S08GB60框图整体结构,当请求中断时，CPU将寄存器的当前内容保存在堆栈中，在完成中断服务子程序后处理器将它们恢复以继续执行之前的程序。注意，在中断前，SP已指向堆栈中的下一个可用位置了。其步骤是：SP先将数据保存到堆栈中指定位置，然后会自减以指向堆栈中的下一个可用位置。结束中断时，中断例程的RTI指令以相反的顺序出栈来恢复CPU寄存器。,18,1.1MC9S08GB60框图整体结构,程序计数器是一个16位的寄存器，它保存着下一个待取指令或操作数的地址。通常情况下，每当一个指令或操作数被提取后，程序计数器会自动指向存储器里的下一个连续地址。但当遇到跳转、分支或中断操作时情况就不同了，这时会将下一个地址压入堆栈保存，而将新的转移地址装入程序计数器中。在复位时，程序计数器PC会自动装入复位向量地址$FFFE：$FFFF中的值作为程序的入口地址，开始执行程序。要注意的是复位向量地址$FFFE：$FFFF中存放的是首条指令的地址，而不是要执行的首条指令。$FFFE单元存放16位地址的高8位，$FFFF单元存放16位地址的低8位。,19,1.1MC9S08GB60框图整体结构,8位条件码寄存器包含一个中断屏蔽位I和五个状态标志位。标志位表示刚执行完的指令的结果，中断屏蔽位是由用户写入的控制位，第6位和第5位永远为逻辑1。图1-5标出了CCR寄存器的各位及其位置。,20,1.1MC9S08GB60框图整体结构,I位是中断屏蔽控制位，与其他位不同的是它在CCR中不是处理器状况位。在CCR的六个可执行位中，I位也是复位后唯一可被初始化的位。I位复位后置为1，这使得中断被屏蔽直到堆栈指针被初始化。其他五个状态位(V、H、N、Z和C)在复位后是未知的，只有在执行一个指令后才能知道。复位后无须强制这些位为特定的值，因为直到执行了一个影响它们的指令后，与这些位相关的条件转移才有意义。,21,1.1MC9S08GB60框图整体结构,22,1.1MC9S08GB60框图整体结构,I中断屏蔽标志位中断屏蔽位控制全局中断屏蔽，该位有两种状态：1全局中断被屏蔽0全局中断使能,23,1.1MC9S08GB60框图整体结构,V溢出标志位当二进制补码溢出时溢出标志位置位。该位有两种状态：1溢出0未溢出,24,1.1MC9S08GB60框图整体结构,半进位标志位多用于BCD码的操作。该位有两种状态：1位3向位4进位0位3未向位4进位,25,1.1MC9S08GB60框图整体结构,N负标志位该位有两种状态：1为负结果0非负结果,26,1.1MC9S08GB60框图整体结构,Z零标志位零标志位被置位时表明操作结果为$00(或是十六进制的$0000)。该位有两种状态：1结果为零0结果为非零,27,1.1MC9S08GB60框图整体结构,C进位/借位标志位该位有两种状态：1有进位0无进位其功能有两种：一是存放算术运算的进位标志，当两个8位二进制数相加或相减时，产生进位或借位时，由硬件自动将该标志位置1，否则该被清0。二是在位操作中（如左移或右移），作“位累加器”使用。,28,1.2MC9S08GB60的引脚及封装,29,1.2MC9S08GB60的引脚及封装,30,1.2MC9S08GB60的引脚及封装,1.2.1电源引脚VDD和VSS分别是MC9S08GB60单片机的电源和电源地引脚。VDD是单片机的主电压源，该电压源为所有的输入/输出缓冲电路和内部电压调节器供电。而芯片内部的电压调节器向CPU和其他MCU内部电路提供2.5伏电压。通常应用系统有两个单独的电容器和电源引脚相连。一个是大容量电解电容器，如10uF的钽电容，用来为全体系统提供大电量存储；另一个是0.1F的陶瓷旁路电容，该电容要尽可能的靠近MCU电源引脚，用以抑制高频噪声。VDDADandVSSAD也是单片机的电源管脚，但该管脚引入的电源是为ADC模块供电的。在硬件电路设计上，可在离单片机电源管脚尽可能近的地方安装一个0.1F的陶瓷旁路电容器，用来抑制高频噪音。,31,1.2MC9S08GB60的引脚及封装,振荡器引脚MC9S08GB60单片机可以在没有任何外部晶体振荡器的情况下运行。在这种情况下，MCU使用内部电路产生的频率，相当于大约8MHz晶体频率。这个频率源在复位启动时使用，以避免长时间的晶体启动延时。除了使用内部电路产生的时钟外，也可以用频率高达40MHz的外部振荡器作为输入时钟；或者使用其它外部时钟，这时需要从EXTAL引脚输入，但XTAL输出引脚必须悬空。最常用的方法是接一个皮尔斯振荡器，它可容纳一个晶体或陶瓷谐振器，其频率范围可通过ICGC1寄存器中的RANGE位进行选择。,32,1.2MC9S08GB60的引脚及封装,1.2.3复位引脚注意，一些HCS08系列的单片机是没有复位引脚的。如果没有复位引脚，可以通过“下电上电”的过程来产生复位信号，也可以通过使用背景命令向SBDFR寄存器写入BDFR位，或者用软件的方法强制产生复位信号，例如非法指令码复位。但在MC9S08GB60中，复位引脚是一个带有上拉电阻的专用引脚。它有输入滞后功能，具有10mA输出驱动能力。因为MC9S08GB60内部有上电复位和低压复位电路，所以不需要另加外部的复位电路。这个引脚通常连接到标准的背景调试连接器上，这样开发系统能够直接复位MCU系统。如果需要，可以通过附加一个简单接地开关手动复位(下拉复位引脚强制复位)。,33,1.2MC9S08GB60的引脚及封装,1.2.4背景/模式选择(BKGD/MS)引脚背景/模式选择(BKGD/MS)引脚包含一个内部上拉电阻，并且带有输入滞后功能，具有2mA的输出驱动能力。若这个引脚没有连接，则MCU在复位的上升沿时进入正常的操作模式。如果调试系统被连接到第58引脚的标准背景调试引脚，它可以在复位上升沿时保持BKGD/MS为低，强制MCU进入背景模式。,34,1.2MC9S08GB60的引脚及封装,1.2.5通用I/O及外设端口引脚MC9S08GB60单片机有56个通用输入/输出(I/O)引脚，这些引脚和外设功能模块的引脚共用，如定时器模块和串行I/O模块。复位以后，56个引脚中除了PTG0/BKGD/MS引脚，其他引脚全部配置为高阻通用输入口，内部上拉电阻无效。为了避免来自浮动输入引脚的额外电流，应用程序中的复位初始化程序应使能上拉电阻，或将闲置引脚的方向改变为输出口，使引脚不浮动。当一个片上外设模块系统使用一个引脚时，外设模块通过控制引脚的输出缓冲器，来控制引脚方向。有些输出引脚具有吸收和驱动高电流能力，每个I/0端口可达10mA，但所有I/O端口电流总和有一个共限值。,35,1.3MC9S08GB60存储器结构图,36,1.3MC9S08GB60存储器结构图,存储器用来存储程序和数据，是微控制器的重要组成部分。从存储器的存取功能来看，存储器有只读存储器（ReadOnlyMemory，ROM）和随机存取存储器（RandomAccessMemory，ARM）两大类。,37,1.3MC9S08GB60存储器结构图,随机存取存储器在微控制器运行时可以随时读出或写入信息，所以又称为读/写存储器。如果电源断电，其内部信息立即丢失。随机存取存储器用来存放缓冲数据，如现场输入数据、运算结果和要输出的数据等，故又称为数据存储器。另外，随机存取存储器还常用来调试程序。,38,1.3MC9S08GB60存储器结构图,只读存储器的特点是把信息写入存储器后能够长期保存，不会因电源断电而丢失信息。控制器在运行过程中，只能读出只读存储器中的信息，不能再写入信息。一般地，只读存储器用来存放固定的程序和数据，所以也被称为程序存储器，如微控制器的监控程序、汇编程序、用户程序、常数、数据表格等。根据写入或擦除方式不同，ROM可分为掩模ROM、可编程ROM（PROM）、紫外线擦除可编程ROM（EPROM）、电擦除可编程ROM（EEPROM或E2PROM）、闪速存储器FLASH。,39,1.3MC9S08GB60存储器结构图,MC9S08GB60存储器的结构，如图1-9所示，MC9S08GB60的片上存储器由随机存取存储器RAM、闪速存储器FLASH、输入/输出和控制/状态寄存器组成。MC9S08GB60包含4096字节的静态RAM，它位于$0080到$107F之间。前面的128字节RAM可以使用更高效的直接寻址方式访问，这一区域中的任何单独一位都可以通过位操作指令(如BCLR、BSET、BRCLR、BRSET等指令)访问。一般将最常用的程序变量放在RAM的这一区域。输入/输出和控制/状态寄存器可分成三组：直接页寄存器($0000-$007F)、高地址页寄存器($1800-$182B)、非易失性寄存器($FFB0-$FFBF)。,40,1.4复位与中断,MC9S08GB60复位和中断的特征：上电复位(POR)外部RESET引脚复位看门狗复位（COP）背景调试主机复位低电压检测复位,41,1.4复位与中断,1.4.1MCU的复位复位使微控制器迅速进入起始状态，并从状态开始执行程序，复位主要产生的效果：迅速停止当前正在执行的指令。初始化有关寄存器。从地址为0 xFFFE:0 xFFFF的存储单元中将用户自己定义的程序入口地址送到程序计数器。,42,1.4复位与中断,1.4.2MCU的中断当CPU正在处理某个信息的时候,如果这时外界突然发生紧急事件且请求CPU暂时停止当前工作，转而去处理这个紧急事件。CPU处理完这个紧急事件这后，再回到原来被中断的地方，继续原来的工作。微控制器中的这个暂时停止处理信息的过程，就称为中断。实现中断功能的所有程序软件的组合称为中断系统。设置中断系统，可使微控制器具有对外界异步事件的处理能力，大大提高了它的工作效率和处理问题的灵活性。,43,1.4复位与中断,用来请求CPU产生中断的请求源称为中断源。微控制器的中断系统一般允许有多个中断源，当几个中断源同时向CPU提出请求时，就存在CPU优先响应哪一个中断源请求的问题。通常，CPU根据中断源的轻重缓急排序，优先处理最紧急的中断请求源。也就是说，CPU规定每一个中断源有一个优先权，而且总是先处理优先权最高的中断请求，暂时不被响应的中断请求则被挂起。,44,1.4复位与中断,当CPU正在处理一个中断请求的时候，又发生了另一个优先权更高的中断源请求，则CPU能够暂时中止执行对原来中断源的处理程序，而去处理优先权更高的中断请求，待处理完毕后，再回到原来的低优先权中断处理服务程序，这个过程称为中断嵌套。这样的中断系统称为多级中断系统。没有中断嵌套功能的中断系统称为单级中断系统。,45,1.4复位与中断,则进出中断服务程序的具体步骤包括以下几个部分：1关中断在CPU响应中断后，硬件会自动关闭CPU中断，以免有新的中断请求干扰本次中断事件的处理过程。2保护现场将当前CPU寄存器的值特别是程序计数器PC的值压入堆栈保存，实现现场保护，以备中断服务程序处理完毕返回到被中断的源程序时，能够继续执行。,46,1.4复位与中断,3中断入口将用户自己定义的中断向量地址装入程序计数器PC，转到被响应的中断服务程序。4执行中断服务程序中断服务程序是中断处理的具体操作内容。5恢复现场将压入堆栈的CPU寄存器值弹出堆栈，恢复现场，以便返回到被中断的程序。6开中断在返回到被中断的程序之前，开中断以便CPU能响应新的中断。7中断返回,47,1.4复位与中断,1.4.3外部中断请求(IRQ)外部中断是由状态和控制寄存器（IRQSC）管理的。当外部中断请求（IRQ）功能被打开时，内部同步逻辑监控电路会监控触发事件的发生，触发事件