4存储器-2半导体M.ppt

本章知识架构：,第二节半导体存储器,工艺,双极型,MOS型,TTL型,ECL型,速度很快、,功耗大、,容量小,电路结构,PMOS,NMOS,CMOS,功耗小、,容量大,工作方式,静态MOS,动态MOS,存储信息原理,静态存储器SRAM,动态存储器DRAM,（双极型、静态MOS型）：,依靠双稳态电路内部交叉反馈的机制存储信息。,（动态MOS型）：,依靠电容存储电荷的原理存储信息。,功耗较大,速度快,作Cache。,功耗较小,容量大,速度较快,作主存。,（静态MOS除外）,4.2.1静态MOS存储单元与存储芯片,1.六管单元,（1）组成,T1、T3：MOS反相器,Vcc,触发器,T2、T4：MOS反相器,T5、T6：控制门管,Z,Z：字线，选择存储单元,位线，完成读/写操作,W,W：,（2）定义,“0”：T1导通，T2截止；,“1”：T1截止，T2导通。,（3）工作,T5、T6,Z：加高电平，,高、低电平，写1/0。,（4）保持,只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，称静态。,导通，选中该单元。,电流，读1/0。,Z：加低电平，,T5、T6截止，该单元未选中，保持原状态。,2.存储芯片,例.SRAM芯片2114（1K4位）,外特性：,静态单元是非破坏性读出，读出后不需重写。,地址端：,A9A0（入）,数据端：,D3D0（入/出）,控制端：,片选CS,=0选中芯片,=1未选中芯片,写使能WE,=0写,=1读,电源、地,读写时序,1.读周期在准备好有效地址后，向存储芯片发出片选信号（CS=0）和写命令（WE），经过一段时间数据输出有效。2.写周期在准备好有效地址与输入数据后，向存储芯片发出片选信号（CS=0）和写命令（WE=0），经过一段时间可将有效输出数据写入存储芯片。,4.2.2动态MOS存储单元与存储芯片,1.四管单元,（1）组成,T1、T2：记忆管,C1、C2：柵极电容,T3、T4：控制门管,Z：字线,（2）定义,“0”：T1导通，T2截止,“1”：T1截止，T2导通,（C1有电荷，C2无电荷）；,（C1无电荷，C2有电荷）。,（3）工作,Z：加高电平，,T3、T4导通，选中该单元。,2.单管单元,（1）组成,（4）保持,高、低电平，写1/0。,高电平，断开充电回路，,读1/0。,Z：加低电平，,T3、T4截止，该单元未选中，保持原状态。,需定期向电容补充电荷（动态刷新），称动态。,四管单元是非破坏性读出，读出过程即实现刷新。,C：记忆单元,T：控制门管,Z：字线,W：位线,3.存储芯片,（2）定义,（4）保持,写入：Z加高电平，T导通，,在W上加高/低电平，写1/0。,读出：W先预充电，,根据W线电位的变化，读1/0。,断开充电回路。,Z：加低电平，,T截止，该单元未选中，保持原状态。,单管单元是破坏性读出，读出后需重写。,“0”：C无电荷，电平V0（低）,外特性：,“1”：C有电荷，电平V1（高）,（3）工作,Z加高电平，T导通，,例.DRAM芯片2164（64K1位）,地址端：,A7A0（入）,数据端：,Di（入）,控制端：,片选,写使能WE,=0写,=1读,电源、地,分时复用，提供16位地址。,Do（出）,行地址选通RAS,列地址选通CAS,：=0时A7A0为行地址,高8位地址,：=0时A7A0为列地址,低8位地址,1脚未用，或在新型号中用于片内自动刷新。,（3）读/写时序,读周期在准备好行地址后，发行选（RAS=0）将行地址打入片内的行地址锁存器。为使行地址可靠输入，发出行选后，行地址需维持一段时间才能切换。写周期在准备好行地址后，发行选（RAS=0），此后行地址需要维持一段时间，才能切换为列地址。在准备好列地址并输入数据后，才能发列选信号（CAS=0）。,4.2.4动态存储器的刷新,1.刷新定义和原因,定义：,刷新。,动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。,定期向电容补充电荷,原因：,注意刷新与重写的区别。,破坏性读出后重写，以恢复原来的信息。,2.最大刷新间隔,在此期间，必须对所有动态单元刷新一遍。,非破坏性读出的动态M，需补充电荷以保持原来的信息。,2ms。,3.刷新方法,按行读。,刷新一行所用的时间,刷新周期,（存取周期）,刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。,对主存的访问,由CPU提供行、列地址，随机访问。,2ms内集中安排所有刷新周期。,CPU访存：,4.刷新周期的安排方式,死区,用在实时要求不高的场合。,动态芯片刷新：,由刷新地址计数器提供行地址，定时刷新。,（1）集中刷新,2ms,50ns,（2）分散刷新,各刷新周期分散安排在存取周期中。,100ns,用在低速系统中。,2ms,（3）异步刷新,例.,各刷新周期分散安排在2ms内。,用在大多数计算机中。,每隔一段时间刷新一行。,128行,15.6微秒,每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。,15.6微秒,15.6微秒,15.6微秒,刷新请求,刷新请求,（DMA请求）,（DMA请求）,半导体只读存储器与芯片,1.掩膜型只读存储器MROM信息固定不变，只能读出不能写入2.可编程序（一次编程型）只读存储器PROM可用专门的PROM写入器将信息写入。此写入不可逆转。3.可重编程只读存储器EPROM可用专门的写入器在+25V高压下写入信息，在+5V下只能读不能写。用紫外线照射一定时间后可擦除原存信息，重新写入。,半导体只读存储器与芯片,（4）电擦除可重写只读存储器EEPROM可加高电压擦除（5）可编程只读存储器FLASH快擦写型存储器，具备RAM和ROM的所有功能，功耗低、集成度高。称为“闪存”。,主存储器设计的一般原则,驱动能力存储器芯片类型选择存储器芯片与CPU的时序配合存储器的地址分配和片选译码行选信号RAS和列选信号CAS,主存储器的逻辑设计,总容量：字数位数扩展问题：位扩展字数（编址空间）扩展,可编址单元数,每个编址单元的位数,4.2.3半导体存储器逻辑设计,需解决：,芯片的选用、,例1.,用2114（1K4）SRAM芯片组成容量为4K8的存储器。地址总线A15A0（低）,双向数据总线D7D0（低）,读/写信号线R/W。,给出芯片地址分配与片选逻辑,并画出M框图。,1.计算芯片数,动态M的刷新、,（1）先扩展位数，再扩展单元数。,主存的组织涉及：,主存的校验。,地址分配与片选逻辑、,信号线的连接。,2片1K4,1K8,4组1K8,4K8,8片,M的逻辑设计、,存储器寻址逻辑,2.地址分配与片选逻辑,（2）先扩展单元数，再扩展位数。,4片1K4,4K4,2组4K4,4K8,8片,芯片内的寻址系统(二级译码),芯片外的地址分配与片选逻辑,为芯片分配哪几位地址，以便寻找片内的存储单元,由哪几位地址形成芯片选择逻辑，以便寻找芯片,存储空间分配：,4KB存储器在16位地址空间（64KB）中占据任意连续区间。,需12位地址寻址：,4KB,A15A12A11A10A9A0,A11A0,0000,任意值,0011,0111,1011,0100,1000,1100,1111,片选,芯片地址,低位地址分配给芯片，高位地址形成片选逻辑。,芯片芯片地址片选信号片选逻辑,1K,1K,1K,1K,A9A0,A9A0,A9A0,A9A0,CS0,CS1,CS2,CS3,A11A10,A11A10,A11A10,A11A10,3.连接方式,（1）扩展位数,4,4,10,4,A9A0,（2）扩展单元数,（3）连接控制线,（4）形成片选逻辑电路,某半导体存储器，按字节编址。其中，2KB为ROM区，选用EPROM芯片（2KB/片）；3KB为RAM区，选用RAM芯片（2KB/片和1KB/片）。地址总线A15A0（低）。给出地址分配和片选逻辑。,例2.,1.计算容量和芯片数,ROM区：2KB,RAM区：3KB,存储空间分配：,2.地址分配与片选逻辑,先安排大容量芯片（放地址低端），再安排小容量芯片。,便于拟定片选逻辑。,共3片,A15A14A13A12A11A10A9A0,0000000,0000011,0000111,00010011,0000100,00010000,低位地址分配给芯片，高位地址形成片选逻辑。,芯片芯片地址片选信号片选逻辑,2K,2K,1K,A10A0,A10A0,A9A0,CS0,CS1,CS2,A12A11,A12A11,A12A11,5KB需13位地址寻址：,ROM,A12A0,RAM,A10,A15A14A13为全0,练习,某半导体存储器容量7K8位。其中固化区4K8，可选EPROM芯片：2K8/片。随机读写区容量为3K8，可选SRAM芯片：2K4/片、1K4/片。地址总线A15A0（低），双向数据总线D7D0（低），R/W控制读写。另有控制信号MREQ,低电平时允许存储器工作。请设计并画出该存储器逻辑图，并注明地址分配与片选逻辑。,主存储器与CPU和系统总线的连接,（1）系统模式最小系统模式CPU芯片与存储芯片直接相连（图5-26）较大系统模式CPU通过数据收发缓冲器、地址锁存器、总线控制器等接口芯片，形成系统总线，主存储器模块挂接于系统总线之上。（图5-27）专用存储总线模式CPU与主存间建立一组专门的高速存储总线。CPU即可以通过这组专用总线访存，也可以像通过系统总线访问外围设备那样去访问存储器,（2）速度匹配与时序控制,为内部操作和访存操作设置不同的时间周期时钟周期。每个时钟周期完成一步内部操作访存操作总线周期。同步方式中，一个总线周期可由数个时钟周期组成。异步方式中，根据实际需要确定总线周期长短。,（）数据通路匹配,总线的数据通路宽度数据总线一次能并行传送的位数。常见有位，位，位，位。【例】芯片是一种准位芯片，在内部可一次处理位（按字），也可一次只处理位（按字节）。对外的数据通路宽度只有位，针对系统的总线，其数据总线也只有位。因此，它与主存间的匹配关系比较简单，每总线周期读写一个字节，典型时序安排占用个时钟周期（），构成一个总线周期。,主存储器芯片技术,（）同步突发静态随机存储器支持统一时钟下的同步操作，采用可多次突发访问的多级流水线结构具有片内地址计数器、片内地址缓冲器控制寄存器自定时的写周期既支持按字节写入，也支持全总线宽度写入支持交替突发和线性突发异步输出使能控制主要用于支持按突发地址访问的微处理器系统，所有的输入均在时钟信号的上升沿采样。,（）多端口静态随机存储器主要为需要进行数据共享的场合所设计。进行数据共享的多个不同设备需要异步访问保存在同一存储体的信息，必须采用这