数字逻辑设计试题中文+答案

2003年数字逻辑测试填写问题(每个空格1分，共15分)11910=11010格雷(假设字长为5位)2如果X=1010，那么X原来是=()，-X补码=()，(假设字长为8位)326.12510=1A.216=18421 BCD4-65同步计数器至少有(7)个计数输出。5要用移位寄存器生成序列，至少需要(3)个触发器。6为了使JK触发器工作，JK触发器的激励方程应写成(1，1)；如果用D触发器来实现这种转换关系，D触发器的激励方程应写成(Q)。7在最简单的状态分配中，如果状态数为n，所需的最小状态变量数应为(log2n)。有n个逻辑变量a，b，c.如果这n个变量中的1的数目是奇数，那么这n个变量的不同或的结果应该是(1)。9一个256 x4位的只读存储器最多可以实现(4)个组合逻辑功能和(8)个输入。10一个EPROM有18条地址输入线和218个内部存储单元。图1示出了图11所示的CMOS电路。由互补金属氧化物半导体电路实现的逻辑功能是正逻辑。FABT2T1T4T3艾德两个真假问题(每个问题2分，共10分)1 (T)计数模块为2n的扭转环计数器所需的触发器数量为n2 (F)如果逻辑方程AB=AC成立，那么B=C成立。一个逻辑函数的所有最小项的乘积等于1。4 (t)互补金属氧化物半导体与非门的未使用的输入应该连接到高电平。5 (F )Mealy计时电路的输出仅与当前外部输入相关。图1三(16分)1简化以下功能(总共6分，每个问题3分)1)2)解决方案：(a) (b)2.分析下图所示的同步时序电路(10分)1)写出触发器的输入激励表达式、输出表达式和状态转移表(或状态转移图)；2)解释电路执行的功能。000010001100010110011001100110101000110010111101解决方案：(a)(b)当X=0时，电路是一个四进制加法计数器；当X=1时，电路是一个四进制减法计数器。4.分析下图所示的组合逻辑电路(12点)1.绘制输出F与输入Z的时序图(假设输入X和Y都保持高电平，并且每个门电路有一个单位时间的延迟)；2确定电路中是否有静电危险问题。如果有静电危害，请消除它。ZF解决方案：(一)红线以上(b)存在风险XZYF5.设计并实现一位全减法器(12点)该电路实现了D=A-B-C的功能，其中C是来自低阶的借用信号，D是从标准获得的差分信号。该电路还产生一个到高位的借用信号P。1.用门电路实现减法器电路(不用绘图写出逻辑函数的表达式)；2减法器电路用74138解码器和少量逻辑门实现(绘制电路图)。解决方案：中国篮球协会DP00000001100101101100100111010011001111116.分析以下电路并完成以下问题(15分)1根据电路，完成给定的时序图；绘制其状态转换图或状态转换表。解决方案：(1)上图中的红线(2)00000100101001001101110010000110101011000011100011001001001001011011011000011110请设计一个串行信号发生器，它能在时钟信号CP的作用下周期性地输出“”的串行串行串行信号；要求采用最小风险方法进行设计。采用d触发器和必要的门电路实现并绘制电路原理图。(10分)。解决方案：0001111001101100018.设计一个101序列信号检测器。当输入连续为101时，输出为1，否则输出为0。要求电路没有风险(输入不能重叠，也不能制作图表)。(10分)示例：输入1，100，100，100，100，100，100输出解决方案：状态转换表和编码SA01无线电台临时使用许可证STA/0A1/0第一等的A10/0A1/0A10STA/0STA/1S*/ZSA010000/001/00110/001/01000/000/1S*/Z得到了状态方程和激励方程