集成电路设计实习报告-孙

集成电路版图设计实习报告 学 院：电气与控制工程学院 专业班级：微电子科学与工程1101班姓 名：孙召洋 学 号： 一、实验要求：1.熟悉Cadence的工作环境。2.能够熟练使用Cadence工具设计反相器，与非门等基本电路。3.熟记Cadence中的快捷操作。比如说“W”是连线的快捷键。4.能够看懂其他人所画的原理图以及仿真结果，并进行分析等。二、实验步骤：1、使用用户名和密码登陆入服务器，右击桌面，在弹出菜单中单击openTerminal；在弹出的终端中键入Unix命令icfb&然后按回车启动Cadence。Cadence启动完成后，关闭提示信息。设计项目的建立2、点击Tools-LibraryManager启动设计库管理软件。点击File-New-Library新建设计库文件。在弹出的菜单项中输入你的设计库的名称，比如MyDesign,点击OK。选择关联的工艺库文件，点击OK。在弹出的菜单中的TechnologyLibrary下拉菜单中选择需要的工艺库，然后单击OK。3、设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。点击选择MyDesign，然后点击File-New-CellView。输入子项目的名称及子项目的类型，这设计版图之前我们假定先设计原理图：所以我们选择Composer-Schematic，然后点击OK。4、进入原理图编辑平台,原理图设计,输入器件：点击Instance按键或快捷键I插入器件。查找所需要的器件类型-点击Browse-tsmc35mm-pch5点击Close。更改器件参数，主要是宽和长。点击Hide，在编辑作业面上点击插入刚才设定的器件。如果想改参数器件，点击选择该器件，然后按Q，可以修改参数器件使用同样的方法输入Nmos,工艺库中叫nch5.点击Wire(narrow)手动连线。完成连线后，输入电源标志和地标志：在analogLib库中选择VDD和GND，输入电源线标示符。接输入输出标示脚：按快捷键P，输入引脚名称in,Direction选择input,点击Hide，并且和输入线连接起来。同理设置输出引脚Out。5、版图初步建立新的Cell，点击File-New-CellView还是建立名称为inv的版图编辑文件，Tool选择Virtuoso版图编辑软件，点击OK，关闭信息提示框。进入版图编辑环境根据之前仿真所得宽长比和反相器inv或与非门NAND的原理图画出反相器inv或与非门NAND的IC版图；6、完成后使用版图验证系统进行DRC（设计规则检查）。三、实验设计规则：1、 Linux常用的文件和目录命令：cd /用于切换子目录 pwd/用于显示当前工作子目录 ls/用于列出当前子目录下的所有内容清单 rm/用于删除文件touch/用于建立文件或是更新文件的修改日期 mkdir/用于建立一个或者几个子目录 rmdir/用于删除子目录（目录必须为空）cp/用于拷贝文件或者子目录 mv/用于更改文件或者子目录的名称tar/压缩命令 gzip/用于压缩文件 ftp/数据传递命令2、 经典编辑器vi(1)vi的基本概念基本上vi可以分为三种状态，分别是命令行模式command mode）/控制屏幕光标的移动，字符、字或行的删除，移动复制某区段及进入Insert mode下，或者到 last line mode。插入模式（Insert mode）/只有在Insert mode下，才可以做文字输入，按ESC键可回到命令行模式。底行模式（last line mode）/将文件保存或退出vi，也可以设置编辑环境，如寻找字符串、列出行号等。不过一般我们在使用时把vi简化成两个模式，就是将底行模式（last line mode）也算入命令行模式command mode）。(2)vi的基本操作a) 进入vi/在系统提示符号输入vi及文件名称后，就进入vi全屏幕编辑画面：b) 切换至插入模式编辑文件/在命令行模式下按一下字母i进入插入模式 c) 退出vi及保存文件: w filename （输入 w filename将文章以指定的文件名filename保存）: wq (输入wq，存盘并退出vi): q! (输入q!， 不存盘强制退出vi):x (执行保存并退出vi编辑器)d）. 删除文字x：每按一次，删除光标所在位置的“后面”一个字符。#x：例如，6x表示删除光标所在位置的“后面”6个字符。X：大写的X，每按一次，删除光标所在位置的“前面”一个字符。#X：例如，20X表示删除光标所在位置的“前面”20个字符。dd：删除光标所在行。#dd：从光标所在行开始删除#行3、 IClab中进行电路设计时需要准备的文件如下：所需文件：用途：cds.libLibrary definition0.6um.tfTechnology file for design ruledisplay.drfLayer displaydrcDesign rule checkdivaDRC.rulon-line DRC check(DIVA)4、 0.6umCMOS工艺设计规则：N阱(well) N阱的最小宽度3.0u阱与阱之间的最小间距4.8uN+Active到Nwell的最小间距4.0uN+Active包含在Nwell的最小宽度0.4uP+Active到Nwell的最小间距0.4uP+Active包含在Nwell的最小宽度1.8u有源区（Active） 有源区的最小宽度0.6uMOS管沟道的最小宽度0.75u扩散与扩散之间的间距A、N+Active与N+Active的最小间距1.2uB、P+Active与P+Active的最小间距1.2uC、Nwell外，N+Active与P+Active的最小间距1.2uD、Nwell内，N+Active与P+Active的最小间距1.2u多晶硅（poly） 多晶硅的最小宽度0.6u多晶硅间的最小宽度0.75u正常阈值电压N/PMOS管沟道长度0.6u多晶硅栅伸出Active区的最小延伸长度0.6u接触孔（contact） 接触孔的最小尺寸0.6u*0.6u接触孔间的最小间距0.7uActive包最小尺寸接触孔的最小间距0.4uPoly包最小尺寸接触孔的最小间距0.4u金属1（metal1） 金属1的最小宽度0.9u金属1间的最小间距0.8u金属1覆盖最小尺寸接触孔的最小间距0.3u金属2（metal2） 金属2的最小宽度0.9u金属2的最小间距0.8u金属2覆盖通孔的最小间距0.4u通孔（via） 通孔的最小尺寸0.7u*0.7u通孔间的最小间距0.8u通孔与接触孔间的最小间距0.5u金属1覆盖通孔的最小间距0.4u四、 实验遇到的问题及解决方案：1、 反相器仿真结果提示没有找到相关的器件模型。/检查是否加载仿真文件.csc；2、 反相器的瞬态分析结果没有实现元件的功能。/检查全局电源的及仿真电路信号源的参数设置；3、 与非门的仿真结果提示最高阶参数应为一个值或者有意义的参数，且提示参数“n”错误。/检查与非门原理电路中各个MOS管的参数是否正确；五、心得体会：通过本次实习使所学知识能够从理论高度上升到实践高度，更好的实现理论和实践的结合，来亲身感受layout版图设计的过程，同时更好的学习和了layout版图设计的工艺与方法。通过这次实训使我们了解了Cadence软件的工作环境，并且能过进行一些基本的操作。能够新建原理图文件并绘制原理图，能够对电路的电学参数进行模拟，以确定电路图能够实现其电学功能，并且通过此次实训使我们了解了与非门/反相器的基本数字电路。本次实践我的收获还是比较大的，初始设计出版图的时候错误非常多，违反设计规则的也有很多内容，修改的过程也是头痛不已，但是当所有问题解决之后，心里有一