上海交通大学 计算机组成与系统结构试卷汇总

一 选择题（50分，每题2分，正确答案可能不只一个，可单选或复选）1. 通用计算机可分为 、微型机和单片机。ABCDA超级计算机B大型机C服务器D工作站2. 1958年开始出现的第二代计算机，使用 作为电子器件。AA晶体管B电子管C大规模集成电路D超大规模集成电路3. 冯诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制器、 。ADA I/O设备B缓冲器C寄存器D存储器4. 在计算机系统的层次结构中， 采用符号语言。ACA高级语言级B操作系统级C汇编语言级D 机器语言级5. 是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。CA计算机组成B计算机组织C计算机体系结构D计算机实现6. 奇偶校验无法检测 错误，更无法识别错误信息的 。BDA. 奇数个、位置B. 偶数个、位置C. 奇数个、内容D. 偶数个、内容7. 在定点二进制运算器中，减法运算一般通过 来实现。DA 原码运算的二进制减法器 B 补码运算的二进制减法器C 补码运算的十进制加法器 D 补码运算的二进制加法器8. EPROM是指_。BA. 随机读写存储器 B. 光擦可编程只读存储器 C. 电檫可编程只读存储器 D. 只读存储器9. 相联存储器是以 来访问存储器的。BCA. 地址B. 关键字C. 内容D. Cache10. Cache存储器在产生替换时，可以采用以下替换算法： 。BCDA不替换B LFU算法C LRU算法D随机替换11. 指令格式中的地址码字段，通常用来指定参与操作的 或其地址。DA. 操作码B. 指令字C. 数据字D. 操作数12. 程序控制类指令的功能是_。DA 进行算术运算和逻辑运算B 进行主存与CPU之间的数据传送C 进行CPU和I/O设备之间的数据传送D 改变程序执行的顺序13. 在CPU中，跟踪指令后继地址的寄存器是_。BA 主存地址寄存器 B 程序计数器 C 指令寄存器 D状态条件寄存器14. 在CPU中，数据寄存器用来暂时存放 。ABCDA由主存读出的一条指令B由主存读出的一个数据字C向主存存入的一条指令D向主存存入的一个数据字15. 当CPU和主存进行信息交换，即CPU 时，都要使用地址寄存器和数据寄存器。ABDA向主存存入数据B从主存读出数据C向主存存入指令D从主存读出指令16. CPU的同步控制方式有时又称为 。ADA固定时序控制方式B可变时序控制方式C应答控制方式D无应答控制方式17. 一条机器指令是由若干条 组成的序列来实现的，而机器指令的总和便可实现整个指令系统。BA. 微操作B. 微指令C.指令D. 微程序18. 相对于硬布线控制器，微程序控制器的优点在于。BCDA 速度较快B 结构比较规整C 复杂性和非标准化程度较低D 增加或修改指令较为容易19. 在流水计算机中采用多体交叉存储器，其目的是。ACA解决存储器的速度匹配问题B解决存储器的容量匹配问题C使存储器的存取时间能与流水线中其他过程段的速度相匹配D使存储器的存储容量能与流水线中其他过程段的容量相匹配20. 在流水过程中存在的相关冲突中，是由于指令之间存在数据依赖性而引起的。BA. 资源相关B. 数据相关C. 性能相关D. 控制相关21. 以下指令存在哪些类型的数据相关？CA RAW相关B WAR相关C WAW相关D RAR相关MUL R3，R1，R2 ；(R1)(R2)-R3 ADD R3，R4，R5 ；(R4)+(R5)-R3 22. 在对RISC机器基本概念的描述中，正确的是_。BA RISC机器不一定是流水CPU B RISC机器一定是流水CPUC RISC机器有复杂的指令系统 D CPU配备很少的通用寄存器23. 当代总线分为 。ABCDA 数据传送总线B仲裁总线C 中断和同步总线D 公用线24. 奔腾CPU的外部中断是由CPU的外部硬件信号引发的，包括 。ABA可屏蔽中断B非屏蔽中断C执行异常D执行软件中断指令25. 从执行程序的角度看，最低等级的并行是 并行。AA 指令内部B 指令级C 过程级D 程序级二 简答题（20分，每题4分）1. 什么是EDRAM芯片？它有何好处？【解】EDRAM芯片又称增强型DRAM芯片，它是在DRAM 芯片上集成了一个SRAM实现的小容量高速缓冲存储器（Cache），从而使DRAM芯片的性能得到显著改进。2. Cache存储器中为什么会产生替换？请列举3种常用的替换算法。【解】Cache工作原理要求它尽量保存最新数据，当一个新的主存块需要拷贝到Cache，而允许存放此块的行位置都被其他主存块占满时，就要产生替换。常用替换算法包括：最不经常使用(LFU)算法、近期最少使用(LRU)算法、随机替换。3. 什么是虚拟存储器中的段页式管理？【解】采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表进行两级定位管理。4. 何谓动态执行技术？【解】所谓动态执行技术，就是通过预测程序流来调整指令的执行，并分析程序的数据流来选择指令执行的最佳顺序5. 多机系统中的紧耦合系统与松耦合系统有什么差别？【解】紧耦合系统又称直接耦合系统，指计算机间物理连接的频带较高，一般是通过总线或高速开关实现计算机间的互连，可以共享主存。松耦合系统又称间接耦合系统，一般是通过通道或通信线路实现计算机间的互连，可以共享外存设备。三 已知20100.11010011，2100(-0.10101101)，请按浮点运算方法完成运算，要求给出具体过程。假设阶码3位，尾数8位，阶码和尾数均采用双符号位补码表示，舍入处理采用0舍1入法。（10分）【解】浮00 010, 00.11010011浮00 100, 11.01010011（1） EEx- Ey = -2，应使M右移2位，E加2,浮00 100, 00.00110100(11)（2）0 0. 0 0 1 1 0 1 0 0 (1 1)1 1. 0 1 0 1 0 0 1 11 1. 1 0 0 0 0 1 1 1 (1 1)+00 100, 11.10000111(11)（3） 左规+00 011, 11.00001111(10)（4） 舍入采用0舍1入法处理，则有1 1. 0 0 0 0 1 1 1 1 11 1. 0 0 0 1 0 0 0 0+00 011, 11.00010000（5） 阶码符号位为00，不溢出 (00 011, 11.00010000)补(00 011, 11.11110000)原2011(-0.11110000)四 设有一个具有20位地址和64位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由256K x 8位SRAM芯片组成，需要多少片？（3）需要多少位地址作芯片选择？为什么？（10分）【解】（1）220 * 64 / 8 B = 1M * 8 B = 8 MB（2）8MB / (256K * 8 / 8 B) = 8MB / 256KB = 32片（3）每8片芯片组成一组256K * 64位的存储器，每片芯片有18位地址（对应于256K个存储单元）低18位地址直接接芯片的18位地址端，高2位地址通过2：4译码器作芯片选择。五 利用串行方式传送字符，每秒钟传送的比特（bit）位数常称为波特率。假设数据传送速率是是180个字符/秒，每一个字符格式规定包含11个数据位（1个起始位、1个停止位、1个校验位、8个数据位），问传送的波特率是多少？每个比特位占用的时间是多少？（10分）【解】波特率为：11位180/秒 = 1980波特每个比特位占用的时间Td是波特率的倒数：Td = 1/1980 = 0.50510-3s = 0.505ms六 选择题（50分，每题2分，正确答案可能不只一个，可单选或复选）26. 计算机的专用和通用是根据计算机的 来划分的。ABCDA效率B速度C价格D运行的经济性和适应性27. 1960年代中期开始出现的第三代计算机，使用 作为电子器件。ABA小规模集成电路B中规模集成电路C大规模集成电路D超大规模集成电路28. 冯诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制器、 。ADA I/O设备B缓冲器C寄存器D存储器29. 在计算机系统的层次结构中， 采用符号语言。ACA高级语言级B操作系统级C汇编语言级D 机器语言级30. 具有相同 的计算机，可以采用不同的 。CA计算机组成、计算机体系结构B计算机组织、计算机体系结构C计算机体系结构、计算机组成D计算机实现、计算机组成31. 在奇偶校验中，只有当数据中包含有 个1时, 偶校验位C= 。BCA. 奇数、0B. 偶数、0C. 奇数、1D. 偶数、1 32. 在 运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否,其 符号位始终指示正确的符号。AA 定点、最高B 定点、最低C 浮点、最高D 浮点、最低33. MOS半导体存储器中， 可大幅度提高集成度，但由于 操作，外围电路复杂，速度慢。CA. DRAM、读写B. SRAM、读写C. DRAM、刷新D. SRAM、刷新34. 双端口存储器是一种高速工作的存储器，指同一个存储器具有两组相互独立的 控制线路，可以对存储器中 位置上的数据进行独立的存取操作。DA. 刷新、指定B. 刷新、任何C. 读写、指定D. 读写、任何35. Cache是介于CPU和 之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。ACA. 主存B. 辅存C.内存D. 外存36. 一条指令中的操作数地址，可以有 个。ABCDA. 0B. 1C.2D.337. 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)MSP，(SP)-1SP，那么出栈操作的动作顺序应为_。BA (MSP)A，(SP)+1SP B (SP)+1SP，(MSP)AC (SP)-1SP，(MSP)AD (MSP)A，(SP)-1SP38. 中央处理器包括_。ABDA 运算器 B 控制器 C 主存储器 D Cache39. 在CPU中，状态条件寄存器（PSW）用来保存 。ABCDA标志位B条件码C中断信息D状态信息40. 在CPU中，操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成 的控制。ABCDA取指令B执行指令C分析指令D取操作数41. 以下句子中，正确的是 。BCA 各条指令的取指阶段所用的CPU周期是各不相同的B 各条指令的取指阶段所用的CPU周期是完全相同的C 由于各条指令的功能不同，指令的执行阶段所用的CPU周期是各不相同的D 尽管各条指令的功能不同，但指令的执行阶段所用的CPU周期是完全相同的42. 微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成 ，存放到一个只读存储器里。当机器运行时，一条又一条地读出它们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。CA. 微操作B.微程序C.微指令 D. 微地址43. 技术体现了计算机并行处理中的空间并行。CDA 微程序控制B流水线C多线程D多核44. 在一个计算机系统中，宏流水线是指程序步骤的并行，是 级流水线。DA微指令B部件C处理器D处理机45. 在计算机的流水处理过程中，要使流水线具有良好的性能，必须使流水线畅通流动，不发生断流。但由于流水过程中会出现 等相关冲突，实现流水线的不断流是困难的。ABDA. 资源相关B. 数据相关C. 性能相关D. 控制相关46. 以下指令存在哪些类型的数据相关？BA RAW相关B WAR相关C WAW相关D RAR相关STA M(x)，R3 ；(R3)-M(x)，M(x)是存储器单元ADD R3，R4，R5 ；(R4)+(R5)-R3 47. 奔腾CPU采用2条指令流水线，能在1个时钟周期内发射2条简单的整数指令，也可发射 条浮点指令。BA. 0B. 1C. 2D. 348. 当代总线分为 。ABCDA 数据传送总线B仲裁总线C 中断和同步总线D 公用线49. 在计算机系统中，CPU管理外围设备的方式，除了程序查询之外，还包括 。ABCDA 程序中断B DMAC 通道D PPU50. 从执行程序的角度看，最高等级的并行是 并行。BDA 任务级B 作业级C 过程级D 程序级七 简答题（20分，每题4分）1. 什么是EDRAM芯片？它有何好处？【解】EDRAM芯片又称增强型DRAM芯片，它是在DRAM 芯片上集成了一个SRAM实现的小容量高速缓冲存储器（Cache），从而使DRAM芯片的性能得到显著改进。2. 请简述Cache的基本工作过程。【解】当CPU读取主存中一个字时，便发出此字的内存地址到Cache和主存。此时Cache控制逻辑依据地址判断此字当前是否在 Cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到Cache中。3. 什么是页式虚拟存储器中的快表？【解】为了避免页表已保存或已调入主存储器时对主存访问次数的增多，把页表的最活跃部分存放在高速存储器中组成快表，以减少时间开销。快表由硬件组成，它比页表小得多。4. 何谓动态执行技术？【解】所谓动态执行技术，就是通过预测程序流来调整指令的执行，并分析程序的数据流来选择指令执行的最佳顺序5. 如何区分选择通道、数组多路通道和字节多路通道？【解】选择通道：在物理上它可以连接多个设备，但是这些设备不能同时工作，在某一段时间内通道只能选择一个设备进行工作。数组多路通道：当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接，挂起该设备的通道程序，去为其他设备服务，即执行其他设备的通道程序。字节多路通道：字节多路通道主要用于连接大量的低速设备，这些设备的数据传输率很低，因此通道在传送两个字节之间有很多空闲时间，字节多路通道正是利用这个空闲时间为其他设备服务。八 已知20100.11010011，2100(-0.10101101)，请按浮点运算方法完成运算，要求给出具体过程。假设阶码3位，尾数8位，阶码和尾数均采用双符号位补码表示，舍入处理采用0舍1入法。（10分）【解】浮00 010, 00.11010011浮00 100, 11.01010011（6） EEx- Ey = -2，应使M右移2位，E加2,浮00 100, 00.00110100(11)（7）0 0. 0 0 1 1 0 1 0 0 (1 1)1 1. 0 1 0 1 0 0 1 11 1. 1 0 0 0 0 1 1 1 (1 1)+00 100, 11.10000111(11)（8） 左规+00 011, 11.00001111(10)（9） 舍入采用0舍1入法处理，则有1 1. 0 0 0 0 1 1 1 1 11 1. 0 0 0 1 0 0 0 0+00 011, 11.00010000（10） 阶码符号位为00，不溢出 (00 011, 11.00010000)补(00 011, 11.11110000)原2011(-0.11110000)九 假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0，2，5，4，5，2，5，2，3，5，2，4号。用列表法求采用FIFO+LRU替换策略时的命中率。（10分）【解】求解表格如下所示页面访问序列025434命中率a0254346/12=50%b02452352c0244435命中命中命中命中命中命中十 利用串行方式传送字符，每秒钟传送的比特（bit）位数常称为波特率。假设数据传送速率是是180个字符/秒，每一个字符格式规定包含11个数据位（1个起始位、1个停止位、1个校验位、8个数据位），问传送的波特率是多少？每个比特位占用的时间是多少？（10分）【解】波特率为：11位180/秒 = 1980波特每个比特位占用的时间Td是波特率的倒数：Td = 1/1980 = 0.50510-3s = 0.505ms十一 选择题（50分，每题2分，正确答案可能不只一个，可单选或复选）51. 到目前为止，使用最为广泛的计算机形态是： 。CA超级计算机B个人计算机C嵌入式计算机D服务器52. 1970年代开始出现的第四代计算机，使用 作为电子器件。CDA小规模集成电路B中规模集成电路C大规模集成电路D超大规模集成电路53. 体系结构的计算机把程序及其操作数据一同存储在存储器里。ADA冯诺伊曼B哈佛（Harvard）C ZuseD存储程序54. 的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。BA. I/O设备B. 控制器C. 寄存器D. 存储器55. 在计算机系统的层次结构中， 采用二进制数语言。ABDA微程序设计级B操作系统级C汇编语言级D 机器语言级56. 是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。CA计算机组成B计算机组织C计算机体系结构D计算机实现57. 在IEEE 754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是 ，这是因为规格化的浮点数的尾数域最左（最高有效位）总是 ，故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达 位。CA. 0.M、0、23B. 0.M、1、24C. 1.M、1、24D. 1.M、0、2358. 在 运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否,其 符号位始终指示正确的符号。AA 定点、最高B 定点、最低C 浮点、最高D 浮点、最低59. Cache由高速的 组成。BA. DRAMB. SRAM C.ROMD. Flash60. 虚拟地址由 生成。CA. 操作系统B. CPU地址引脚C. 编译程序D. 用户程序61. 指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接给出，因此， 的内容必须相应改变，以便及时跟踪新的指令地址。DA. 数据寄存器B. 堆栈指示器C. 状态寄存器D. 程序计数器62. 堆栈是一种特殊的数据寻址方式，基于 原理。BCA. FIFOB. FILOC. LIFOD. LILO63. 在CPU中，控制器通常由 和操作控制器组成。ABCDA程序计数器B指令寄存器C指令译码器D时序发生器64. 在CPU中，运算器通常由 组成。ABCDA算术逻辑单元B累加寄存器C数据寄存器D状态条件寄存器65. 为了执行任何给定的指令，必须对指令操作码进行测试，以便识别所要求的操作，CPU中的 就是完成这项工作的。BA指令编码器B指令译码器C指令寄存器D指令缓冲器66. 在操作控制器中， 是采用存储逻辑来实现的。AA. 微程序控制器B. 硬布线控制器C. 程序控制器D. 门阵列控制器67. CPU的控制方式通常分为： ，其实质反映了时序信号的定时方式。ABDA同步控制方式B异步控制方式C随机控制方式D联合控制方式68. 广义地讲，并行性中的同时性是指两个以上事件在 发生。AA. 同一时刻B. 不同时刻C. 同一时间间隔内D. 不同时间间隔内69. 以下关于流水线技术的描述中，正确的是 。ACDA 就一条指令而言，其执行速度没有加快B 就一条指令而言，其执行速度大大加快C 就程序执行过程的整体而言，程序执行速度大大加快D 适合于大量的重复性的处理70. 在流水CPU中，指令部件本身又构成一个流水线，即指令流水线，由等几个过程段组成。ABCDA取指令B指令译码C计算操作数地址D取操作数71. 在流水过程中存在的相关冲突中，是由转移指令引起的。DA. 资源相关B. 数据相关C. 性能相关D. 控制相关72. 奔腾CPU是Intel公司生产的一种 流水处理器。CA. 标量B. 矢量C. 超标量D. 超矢量73. 总线的特性包括 。ABCDA物理特性B功能特性C电气特性D时间特性74. 奔腾CPU的异常中断是由指令执行引发的，包括 。CDA可屏蔽中断B非屏蔽中断C执行异常D执行软件中断指令75. 从执行程序的角度看，最低等级的并行是 并行。AA 指令内部B 指令级C 过程级D 程序级十二 简答题（20分，每题4分）1. 请简述现代计算机系统中的多级存储器体系结构。【解】为了解决对存储器要求容量大、速度快、成本低三者之间的矛盾，目前在计算机系统中，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。2. 在主存与Cache间为什么要建立地址映射？请简述3种不同的地址映射方式。【解】与主存容量相比，Cache的容量很小，它保存的内容只是主存内容的一个子集。为了把主存块放到Cache中，必须应用某种方法把主存地址定位到Cache中，称作地址映射。地址映射方式有全相联方式、直接方式和组相联方式三种：全相联映射方式：将主存的一个块直接拷贝到Cache中的任意一行上。直接映射方式：一个主存块只能拷贝到Cache的一个特定行位置上去。组相联映射方式：将Cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行则是灵活的。3. 什么是虚拟存储器中的段页式管理？【解】采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表进行两级定位管理。4. 请简述计算机并行处理技术中的时间并行和空间并行。【解】时间并行：让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。时间并行性概念的实现方式就是采用流水处理部件，是一种非常经济而实用的并行技术，能保证计算机系统具有较高的性能价格比。空间并行：以“数量取胜”为原则来大幅度提高计算机的处理速度。空间并行技术主要体现在多处理器系统和多计算机系统。5. 如何区分选择型DMA控制器和多路型DMA控制器？【解】选择型DMA控制器在物理上可以连接多个设备，而在逻辑上只允许连接一个设备，在某一段时间内只能为一个设备服务。多路型DMA控制器不仅在物理上可以连接多个外围设备，而且在逻辑上也允许这些外围设备同时工作。十三 若浮点数的IEEE-754标准存储格式为(41D4C000)16，求该浮点数的十进制值，要求给出具体过程。（10分）【解】将16进制数展开后，可得二进制数格式为 (41D4C000)16 = 0 100 0001 1 101 0100 1100 0000 0000 0000 S=0，E=1000 0011=131，M=101010011指数e=E-127=131-127=(4)10包括隐藏位1的尾数1.M=1.101010011于是有=(-1)s1.M2e=(1.101010011)24=11010.10011=(26.59375)10 十四 主存容量为256MB，虚存容量为2GB，则虚拟地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？（10分）【解】 2 GB = 231 B 虚拟地址为31位 256 MB = 228 B 物理地址为28位页表长度 = 虚存容量/页面大小 = 2 GB / 4 KB = 512 K十五 (1)某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为50MHz，总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为100MHz，总线带宽是多少? （10分）【解】设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：(1)32位=4Byte，总线带宽Dr = D/T = D 1/T = Df = 4B50106/s = 200MB/s(2)64位=8Byte，总线带宽Dr = Df = 8B100106/s = 800MB/s 十六 选择题（50分，每题2分，正确答案可能不只一个，可单选或复选）76. 通用计算机可分为 、微型机和单片机。ABCDA超级计算机B大型机C服务器D工作站77. 1960年代中期开始出现的第三代计算机，使用 作为电子器件。ABA小规模集成电路B中规模集成电路C大规模集成电路D超大规模集成电路78. 是执行周期中从内存流向运算器的信息流。DA. 地址流B. 控制流C. 指令流D. 数据流79. 在计算机系统的层次结构中，属于软件级的是 。BCA微程序设计级B高级语言级C汇编语言级D 机器语言级80. 具有相同 的计算机，可以采用不同的 。CA计算机组成、计算机体系结构B计算机组织、计算机体系结构C计算机体系结构、计算机组成D计算机实现、计算机组成81. 为了提高浮点数的表示精度，当尾数不为 时，通过修改阶码并移动小数点，使尾数域的最高有效位为 ，这称为浮点数的规格化表示。BA. 0、0B. 0、1C. 1、0D. 1、1 82. 在 运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否,其 符号位始终指示正确的符号。AA 定点、最高B 定点、最低C 浮点、最高D 浮点、最低83. EPROM是指_。BA. 随机读写存储器 B. 光擦可编程只读存储器 C. 电檫可编程只读存储器 D. 只读存储器84. 在主存与Cache间建立地址映射，有几种不同的地址映射方式，它们是 。ABCA全相联映射方式B直接映射方式C组相联映射方式D随机映射方式85. 虚拟地址由 生成。CA. 操作系统B. CPU地址引脚C. 编译程序D. 用户程序86. 指令的顺序寻址方式，是指下一条指令的地址由 给出。DA. 数据寄存器B. 堆栈指示器C. 状态寄存器D. 程序计数器87. 存储器堆栈是由程序员设置出来作为堆栈使用的一部分 。CA. 寄存器B. 高速缓冲存储器C. 主存储器D. 辅助存储器88. 以下4种类型指令中，执行时间最短的是_。AA RR型指令 B RS型指令 C SS型指令 D 程序控制指令89. 在CPU中，运算器的主要功能是进行 。BCDA指令地址运算B算术运算C逻辑测试D逻辑运算90. 当执行指令时，CPU能自动 程序计数器的内容，使其始终保持将要执行的下一条指令的主存地址，为取下一条指令做好准备。CA保持B复位C递增D递减91. 是内存读取一条指令字的最短时间。BCA指令周期B CPU周期C机器周期D时钟周期92. 以下句子中，正确的是 。ACA 一条指令的取出阶段需要1个CPU周期时间B 一条指令的取出阶段需要2个CPU周期时间C 一条指令的执行阶段需要至少1个CPU周期时间D 一条指令的执行阶段需要至少2个CPU周期时间93. CPU的联合控制方式的设计思想是： 。ABDA 在功能部件内部采用同步控制方式B 在功能部件之间采用异步控制方式C 在硬件实现允许的情况下，尽可能多地采用同步控制方式D 在硬件实现允许的情况下，尽可能多地采用异步控制方式94. 技术体现了计算机并行处理中的时间并行。BA 微程序控制B流水线C多线程D多核95. 在一个计算机系统中，算术流水线是指运算操作步骤的并行，是 级流水线。BA微指令B部件C处理器D处理机96. 在对流水CPU基本概念的描述中，正确的是_。D A 流水CPU是以空间并行性为原理构造的处理器 B 流水CPU一定是RISC机器 C 流水CPU一定是多媒体CPU D 流水CPU是一种非常经济而实用的时间并行技术97. 以下指令存在哪些类型的数据相关？ACA RAW相关B WAR相关C WAW相关D RAR相关LAD R6, B；M(B)R6，M(B)是存储器单元MUL R6, R7；(R6)(R7)R698. RISC的几个要素是 。ABCA 一个有限的简单的指令集B CPU配备大量的通用寄存器C 强调对指令流水线的优化D 简化VLSI芯片的设计和实现99. 当代总线是一些标准总线，追求与 无关的开发标准。ABCDA 技术B结构C CPUD 厂家100. 从执行程序的角度看，最高等级的并行是 并行。BDA 任务级B 作业级C 过程级D 程序级十七 简答题（20分，每题4分）1. 请简述Cache的基本工作过程。【解】当CPU读取主存中一个字时，便发出此字的内存地址到Cache和主存。此时Cache控制逻辑依据地址判断此字当前是否在 Cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到Cache中。2. 请简述存储器扩展的3种方法。【解】存储器芯片的容量是有限的，需要在字向和位向两方面进行扩充才能满足实际存储器的容量要求。通常采用位扩展法、字扩展法、字位同时扩展法。位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。字扩展法：仅在字向扩充，而位数不变，由片选信号来区分各片地址。字位同时扩展法