计算机原理整理原版

第二章2.2将下列十进制数表示成浮点规格化数，阶码3位，用补码表示；尾数9位，用补码表示。（1）27/64=/=0.=0.110112-1 规格化浮点表示为：27/64原101，27/64反110，27/64补111，（2）同理：-27/64=- 0.110112-1 规格化浮点表示为：27/64原101，27/64反110，27/64补111，2.8已知x和y，用变形补码计算xy，并对结果进行讨论。1）x补=00.1101 y补=11.0010 x+y补x补+y补=11.1111 无溢出 x+y= 0.0001 x补=00.1101 -y补=00.1110 xy补x补+-y补=01.1011 正向溢出 2）x补=11.0101 y补=00.1111 x+y补x补+y补=00.0100 无溢出 x+y= 0.0100 x补=11.0101 -y补=11.0001 xy补x补+-y补=10.0110 负向溢出 3) x补=11.0001 y补=11.0100 x+y补 x补+y补=10.0101 负向溢出 x补=11.0001 -y补=00.1100 xy补x补+-y补=11.1101 无溢出 Xy=0.00112.9 用原码一位乘法和补码一位乘法计算x*y。1）原码一位乘法 |x|=00.1111 |y|=0.1110 部分积 乘数 yn 00.0000 0.1110+00.0000 00.0000 00.00000 0.111+00.1111 00.11110 00. 0.11+00.1111 01. 00. 0.1+00.1111 01. 00.Pf=xfyf=1 |p|=|x|y|=0.所以xy原=1.补码一位乘法 x补=11.0001 y补=0.1110 -x补=11.0001部分积 yn yn+100.0000 0.1110000.00000 0.1110+00.1111 00.11110 00. 0.11100. 0.1100. 0.1 +11.0001 11.xy补=11.2）原码一位乘法 |x|=00.110 |y|=0.010 部分积 乘数 yn 00.000 0.010+00.000 00.000 00.0000 0.01+00.110 00.1100 00.01100 0.0+00.000 00.01100 000.Pf=xfyf=0 |p|=|x|y|=0.所以xy原=0.补码一位乘法 x补=11.010 y补=1.110 -x补=00.110部分积 yn yn+100.000 1.110000.0000 1.110+00.110 00.1100 00.01100 1.1100. 1.1所以xy补=0.2.10用原码两位乘法和补码两位乘法计算x*y1）原码两位乘法 |x|=000.1011 |y|=00.0001 2|x|=001.0110 部分积 乘数 c 000.0000 00.00010+000.1011 000.1011 000. 0.000 000. 00.0Pf=xfyf=1 |p|=|x|y|=0.所以xy原=1. 补码两位乘法 x补=000.1011 y补=11.1111 -x补=111.0101 部分积 乘数 yn+1 000.0000 11.11110+111.0101 111.0101 111. 11.111 111. 11.1 所以xy补=111. xy=-0.2）原码两位乘法 |x|=000.101 |y|=0.111 2|x|=001.010 -|x| 补=111.011 部分积 乘数 c 000.000 0.1110+111.011 111.011 111.11011 0.11+001.010 001.00011 000. Pf=xyf=0 |p|=|x|y|=0.所以xy原=0. 补码两位乘法 x补=111.011 y补=1.001 -x补=000.101 2-x补=001.010 部分积 乘数 yn+1 000.000 1.0010+111.011 111.011 111. 1.00+001.010 001.00011 000. 所以xy补=0.2.11用原码不恢复余数法和补码不恢复余数法计算xy。（1）原码不恢复余数法 |x|=00.1010 |y|=00.1101 -|y| 补=11.0011 部分积 商数 00.1010 +11.0011 0 11.1010 +00.1101 00.0111 0.1 00.1110 +11.0011 00.0001 0.11 00.0010+11.0011 11.0101 0.110 01.1010 +00.1101 11.0111 0.1100+00.1101 00.0100所以x/y原=0.1100 余数r原=0.010024补码不恢复余数法 x补=00.1010 y补=00.1101 -y补=11.0011 部分积 商数 00.1010 +11.0011 11.1101 0 11.1010 +00.1101 00.0111 0.1 00.1110 +11.0011 00.0001 0.11 00.0010+11.0011 11.0101 0.110 10.1010 +00.1101 11.0111 0.1100+00.1101 00.0100所以x/y补=0.1100 余数r补=0.010024（2）原码不恢复余数法 |x|=00.101 |y|=00.110 -|y| 补=11.010 部分积 商数 00.101 +11.010 11.111 0 11.110 +00.110 00.100 0.1 01.000 +11.010 00.010 0.11 00.100+11.010 11.110 0.110+00.110 00. 100所以x/y原=1.110 余数r原=1.10023补码不恢复余数法 x补=11.011 y补=00.110 -y补=11.010 部分积 商数 11.011 +00.110 00.001 1 00.010 +11.010 11.100 1.0 11.000 +00.110 11.110 1.00 11.100+00.110 00.010 1.001 +11.010 11.100所以x/y补=1.001+23=1.010 余数r补=1.100232.12设数的阶码为4位，尾数为7位，（均含符号位）按机器补码浮点运算步骤，完成下列xy补运算。1）x补=2110100. y补=2111011.小阶向大阶看齐： x补=2111000. 求和：x+y补=21110（00.11.）2111011.x-y补=21110（00.00.）2111000.规格化：x+y补=2101111. 浮点表示：1011，11.规格化：x-y补=2111000. 浮点表示：1110，0.2）x补=2010111. y补=2010000.小阶向大阶看齐：y补=2010100. 求和：x+y补=20101（11.00.）2010111.x-y补=20101（11.11.）2010100.规格化：x+y补=2101011. 浮点表示：1010，11. 规格化：x-y补=2101000. 浮点表示：1010，00.2.16利用SN74181芯片和SN74182芯片设计下列两种方式的64位字长的ALU（框图）1)二重并行进位2）三重并行进位第三章3.5已知某16位机主存采用半导体存储器，其地址码为20位，若使用16K*8位的SRAM组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）若每个模块板为128K*16位，共需几个模块板？（22016）/（21716）=23=8 每个模块板内共有多少SRAM芯片？（128k16）/（16k8）=8216（3）主存共需多少SRAM芯片？CPU如何选择各模块板？ 168=128 ，CPU通过译码与片选方式选择模块板。（4）画出该存储器的组成逻辑框图？ 3.6有一个16K*16位的存储器，由1K*4位的DRAM芯片构成（芯片内部是64*64结构）。问：（1）总共需要多少DRAM芯片？芯片1K4位，片内地址线10位（A9-A0 ），数据线4位。芯片总数为：（16K16）/（1K4）=16464片（2）设计此存储器组成框图（要考虑刷新电路部分）。 存储器容量为16K，故地址线总数为14位（A13A0），其中A13A12A11A10通过 4：16译码器产生片选信号CS0CS15 。若采用异步刷新方式，且刷新间隔不超过2ms，则刷新信号周期是多少？刷新信号周期为：2ms/64=31.3us。若采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？设读/写周期T=0.1s，那么死时间率是多少？若用集中式刷新，则刷新一遍用64个读/写周期。死时间率为：640.1/21000=0.32%。3.7某机器中，已知ROM区域的地址空间为0000H3FFFH（用8K*8位的ROM芯片构成），RAM的起始地址为6000H，地址空间为40K*16位（用8K*8位的RAM芯片构成）。假设RAM芯片有和信号控制端，CPU的地址总线为A15A0，数据总线为D15D0.控制信号为R/（读/写），（访存），要求：（1）画出地址译码方案： （2）将ROM与RAM同CPU连接。第四章4.1 名词解释：1）指令：是一种经过编码的操作命令，它指定需要进行的操作，支配计算机中的信息传递以及主机与输入输出设备之间的信息传递，是构成计算机软件的基本元素。2）指令系统：是一台计算机的指令集合，其性能取决了这台计算机的基本功能机器语言：是一种用二进制码表示的、由一系列指令组成的汇编语言：采用文字方式（助记符）表示的程序设计语言，其中大部分指令和机器语言中的指令一一对应，但不能被计算机的硬件直接识别。指令字形式地址；机器字长；8）等长指令与变长指令；9）寻址方式：对指令的地址码进行编码，以得到操作数在存储器中的地址的方式。10）堆栈：按先进后出（也就是后进先出）顺序存取的存储的存储组织（区）。4.2填空（根据操作数所在位置，指出相应的寻址方式）1.操作数在寄存器中，称为寄存器直接寻址方式。2.操作数地址在寄存器中，称为寄存器间接寻址方式。3操作数在指令字中，称为立即数寻址方式。4.主存中操作数的地址在指令字中，称为直接寻址方式。操作数的地址，为某一寄存器内容与位置之和，可以是相对、基址与变址寻址方式4.3寻址方式分为哪几类？操作数基本寻址方式有哪几种？每种基本寻址方式有效地址的数学形式如何表达？寻址方式分为：指令寻址方式和操作数寻址方式操作数寻址方式可分为：（1）隐含寻址（2）立即寻址 Data=D（3）寄存器寻址 Data=(R)（4）寄存器直接寻址 EA=R（5）存储器直接寻址 EA=A(6)寄存器间接寻址 EA=(R)(7)存储器间接寻址 EA=(D)(8)相对寻址 EA=(PC)+D(9)基址寻址 EA=(R)基址+D（10）变址寻址 EA=(R)变址+D复合寻址方式1）相对间接寻址 EA=（RC）+D）2）间接相对寻址 EA=（PC）+（D）3）变址间接寻址 EA=（R）+D）4)间接变址寻址 EA=（R）+（D）5)基址+变址寻址 EA=（R）基址+（R）变址+D4.6假设某计算机指令字长度为32位，具有二地址、一地址、零地址3种指令格式，每个操作数地址规定用8位表示。若操作数字段固定为8位，现已设计出K条二地址指令，L条零地址指令，那么这台计算机最多能设计出多少条单地址指令？ 256-K-L 条4.7指令系统指令字长为20 位，具有双操作数，单操作数和无操作数3种指令格式，每个操作数地址规定用6位表示，当双操作数指令条数取最大值，而单操作数指令条数也取最大值时，这3种指令最多可能拥有的指令数各是多少？ 双操作数最多可拥有的指令数为255条，单操作数最多可拥有的指令数为63条，无操作数最多可拥有的指令数为64条。4.8基址寄存器的内容是3000H（其中H表示十六进制），变址寄存器的内容是02B0H，指令地址码为1FH，当前正在执行的指令地址是3A00H，请问：变址寻址方式的访存有效地址是多少？相对寻址方式访存有效地址又是多少？变址寻址方式的访存有效地址是：02B0H+001FH=02CFH 变址寻址方式的访存有效地址是：3A00H+001FH=3A1FH4.10指令格式结构如下所示，其中611位指定源地址，05位指定目标地址。试分析指令格式及寻址方式特点。15 12 11 9 8 6 5 3 2 0OPCODE寻址方式寄存器寻址方式寄存器4.12某计算机字长为16位，主存容量为640kB，采用单字长单地址指令，共有80条指令。试用直接，间接，变址，相对四种寻址方式设计指令格式。某计算机字长为16位，主存容量为640K字，采用单字长单地址指令，共有80条指令。试用直接、间接、变址、相对四种寻址方式设计指令格式。解：80条指令需占用操作码字段（OP）7位，寻址模式（X）2位，形式地址（D）7位。其指令格式如下： 15 9 8 7 6 0OPXD寻址模式模式定义如下： X=00 直接寻址 有效地址为：EA=D（27） X=01 间接寻址 有效地址为：EA=（D）（64K） X=10 变址寻址 有效地址为：EA=（R）+ D（27） X=11 相对寻址 有效地址为：EA=（PC）+D（27） 其中R为变址寄存器（16位），PC为程序计数器（16位），在变址和相对寻址时，可采用交错相加的方式来产生有效地址。其最大的寻址空间可达216+7=223220640K，故满足题目要求。第五章5.2填空. 由LSI/VLSI制作的具有运算器和控制器功能，分析、控制并执行指令的部件称作控制器。. 保存当前栈顶地址的寄存器称为栈顶指示器. 保存当前正在执行的指令地址的寄存器称为指令寄存器. 指示当前正在执行的指令地址的寄存器称为指令计数器. 微指令分为水平和垂直型微指令. 可同时执行若干个微操作的微指令是水平，其执行速度取决于垂直型微指令. 微程序通常存放在控制存储器中 ，用户可改写的控制存储器由EPROM组成. 在微程序控制器中，时序信号比较简单，一般采用同步控制. 在同样的半导体工艺条件下，硬布线控制逻辑比微程序控制逻辑复杂，但硬布线控制速度比微程序控制速度快，因此，现代新型RISC机中多采用组合逻辑控制器. 若采用两级流水线，第一级为取指级，第二级为执行级。设第一级完成取指译码操作时间是200ns；第二级执行周期，大部分指令180ns内完成，只有两条复杂指令需要360ns才能完成，问：机器周期应该选定200ns时间，两条复杂指令应该采用延长机器周期或局部控制方法解决5.3下面个操作可以使用哪些寄存器？. 加法和减法运算（加法寄存器通用寄存器）. 乘法和除法运算（AX或AL）. 表示运算结果为零（状态寄存器中的ZF）. 表示操作数超出了机器表示的范围（状态寄存器中的OF). 循环计数（CX）. 当前正在运行的指令地址（IP）. 向堆栈存放数据的地址（SP）. 保存当前正在运行的指令字代码（IR）. 识别指令操作码的规定（指令译码器）. 暂时存放参加ALU运算操作数和结果（AC） 5.4控制器有哪些主要组成部件？有何作用？运算器又是由哪几部件组成的？主要作用是什么？5.5CPU常用的控制方式有哪几种？如何实现？ 指令控制，操作控制，时间控制，数据加工，中断处理5.7 设R1，R2，R3，R4是CPU中的通用寄存器，试用方框图语言表示出：1）读取指令“LDA（R1），R2”；2）存数指令“STA R3，（R4）”的指令流程图。5.10 设微处理器主频是66MHz，平均每条指令的执行时间是2个机器周期，每个机器周期由2个时钟脉冲构成，请问：1）若储存器为零等待时间，即储存器可在一个周期内完成读写操作，无需插入等待周期，平均每秒钟执行多少条指令？（1）主频为66MHz，所以，主频周期=1/66MHz=0.015us， 故一条指令执行时间=0.015us22=0.061us， 故每秒执行的指令条数=1/0.061us=16.4MIPS。1） 若每两个机器周期中有一个是访问储存器周期，而且需要插入2个机器周期的等待时间，平均每秒钟执行多少条指令？由题意，一条指令执行时间=0.015us2（2+2）=0.12us，故每秒执行的指令条数=1/0.12us=8.3MIPS。第六章6.2判别总线使用权的优先级别有几种方法？各有什么特点？ 根据总线控制部件的位置,判别总线使用权有限级别可分为集中式和分散式控制.集中式控制分为链式查询,计数器查询,和独立请求方式.1. 链式查询方式的主要特征是总线同意信号BG的传送方式;它串行地从一个I/O接口传送到另一个I/O接口.显然,在查询链中离总线控制器最近的设备具与最高优先权,离总线最远,优先权最低.2. 计数器定时方式:总线上的任一设备要求使用总线时,都通过BR线发出总线请求.总线控制器接到请求信号后,在BS线为0的情况下让计数器开始计数,计数值通过一组地址线发向各设备.每个设备接口都有一个地址判别电路,当地质线上的计数值与请求总线的接口的地址相一致时,该设备后的总线使用权.每次计数值可以从0开始,也可以从终止点开始计数,如果从 0开始,则各设备的优先次序与链式查询相同.如果从中止点开始,则各设备的优先级都相同.3. 独立请求方式 :每一个共享总线的设备均有一对总线请求和总线同意线.总线控制部件中有一个排队电路,根据一定的优先次序决定首先响应哪一个设备,并对该设备发出同意信号.独立请求方式的优点是响应时间快,并且对优先次序的控制也很灵活.6.3比较单总线、双总线、三总线结构的性能特点。 单总线采用统一编址方法，省去了I/O指令，简化了指令系统。单总线结构简单，使用灵活，易扩充。然而，由于主存的部分地址空间要用于外部设备接口寄存器寻址，故主存实际空间要小于地址空间。此外，所有的部件均通过一条总线进行通信，分时使用总线，因此，通信速度比较慢。通常，单总线结构适用于小型或微型计算机的系统总线。双总线结构保持了单总线系统简单、易扩充的优点，但又在CPU和内存之间专门设置了一组高速的存储总线，使CPU可通过专用总线和存储器交换信息，并减轻了系统总线的负担，同时内存仍可通过系统总线直接与外设之间实现DMA操作，而不必经过CPU。这种双总线系统以增加硬件为代价。当前高档微型机中广泛采用这种总线结构。三总线结构是在双总线系统的基础上增加I/O总线形成的。其中系统总线是CPU、内存和通道（IOP）进行数据传送的公共通路，而I/O总线是多个外部设备与通道之间进行数据传送的公共通路，再DMA方式中，外设与存储器直接交换数据而不经过CPU，从而减轻CPU对数据I/O的控制，而“通道”方式进一步提高了CPU的效率。由于增加了IOP，整个系统的效率将大大提高，然而这是以增加更多的硬件为代价换来的。三总线系统通常用于中、大型计算机中。6.4什么是同步通信和异步通信？各有什么特点？ 同步通信:总线上的部件通过总线进行信息传送时,用一个公共的时钟信号来实现同步定时,这种方式称为同步通信(无应答通信).同步通信具有较高的传输速率,使用于总线长度较短,各部件存取时间比较接近的情况. 异步通信:异步通信允许总线上的各部件有各自的时钟,在部件之间进行通信时没有公共的时间标准,而是靠发送信息时同时发出本设备的时间标志信号,用应答方式来进行通信.异步方式分为单向方式和双向方式两种.单向方式不能判别数据是否正确传送到对方,因而大多数采用双向方式,即应答式异步通信.由于异步通信采用应答式全互锁方式,因而,它使用于存取周期不同的部件之间的通信,对总线长度也没有严格的要求.6.5总线通信控制解决的问题是什么？有几种类型？各有何特点？常用的是哪一种？ 因为总线是公共的，为多个部件所共享，要有一个控制机构来仲裁总线使用权。每当总线上的一个部件要与另外一个部件进行通信时，就应该发出请求信号。在统一时刻，可能有多个部件要求使用总线，这时总线控制部件将根据一定的判决原则来决定首先同意哪个部件使用总线。 根据总线控制部件的位置，控制方式可分为集中式和分散式。集中式特点是总线控制逻辑基本集中在一处。分散式的特点是总线控制逻辑分散在总线各部件中。 集中式控制是三总线，双总线和单总线结构机器中常用的方式。第七章7.1什么是I/O控制？其主要目标是什么？ 对输入和输出操作进行硬件和软件的控制就是所谓的输入/输出控制,即I/O控制.I/O控制不仅要是外设和主机联系起来,构成一个系统,而且要使系统具有较高的吞吐能力和工作效率.7.2何谓程序中断控制传送？与程序直接控制方式相比有何异同？ 在程序终端控制方式中,外部设备在完成了数据传送的准备工作后,主动向CPU提出传送请求,CPU暂停原执行的程序,转向信息交换服务.在这种方式下,CPU的效率得以提高,这是因为设备在数据传送准备阶段时,CPU仍在执行原程序;此外,CPU不再向程序直接控制方式下那样被仪态外设独占,它可以同时与多台设备进行数据传送,与程序查询方式相同的实在信息传送阶段,CPU仍要执行一段控制程序,还没有完全摆脱I/O操作的具体管理.7.3什么是I/O通道？与DMA和外围处理机方式相比有何不同？ 通道方式利用了DMA技术,再加上软件,形成一种新的控制方式.通道是一种简单的处理机,它有指令系统,能执行程序,它的独立工作的能力比DMA强,能对多台不同类型的设备统一管理,对多个设备同时传送信息.而外微处理机的结构更接近于一般的处理机,它可完成I/O通道所要完成的I/O控制,还可完成马之变幻,格式处理,数据块的检错,纠错等操作,因而可以说外微处理机结构就是一般的小型计算机.7.4外围设备有哪几种编码方法？各有何特点？ 外设有两种编址方法,一种是统一编址,一种是单独编址.所谓统一编址法,就是将I/O设备中的控制寄存器,数据据寄存器等也和内存单元一样看待,将它们和内存单元一起编排地址,它的特点就是访问内存单元的指令就可以访问I/O设备的米也寄存器,不需要专门的I/O指令组.而在单独编址的方法中,内存单元与I/O设备的地址是分开的,访问内存单元与访问I/O设备的指令是不同的,有两套指令系统.7.6何谓中断优先？有哪几种方法？各有何特点？ 所谓中断判优就是判别中断条件,确定中断源,并转入相应的中断服务程序入口,这也是中断处理首先要解决的问题.大致有三种不同的方法. 1.查询法:这是最简单的实现方法,在这种查询方式下,CPU首先转向固定的中断查询程序入口,执行爱程序,可以确定相应的中断请求,查询的顺序决定了设备中断优先权.这种软件查询方法是用于低速和中速设备.它的优点是中断条件标志的优先级可用程序任意改变,灵活性好,缺点是设备多时速度慢. 2.串行排队链发与向量中断:该方法是由硬件实现的具有公共请求线的判优选择方式.向量中断方式是为每一个中断源设置一个中断向量的方式,中断向量包括了该中断源的中断服务程序入口地址.它完全由硬件直接产生中断响应信号,经过中断排队和编码逻辑,又被选中的设备直接送回中断向量. 3.独立请求法:改判优方法中具有较高优先权的中断请求自动分所比它优先权地的所有中断请求,该方法速度库开,但连线多,逻辑电路复杂. 7.7在程序中断过程中，哪些工作由硬件完成？哪些工作由软件完成？哪些工作既可由硬件也可由软件完成？ 中断请求、中断允许、禁止和中断的响应都是由硬件实现的。中断处理过程中，关中断、保存断点一般由硬件实现，判别中断条件所用的串行排队连法也由硬件实现。执行中断服务程序由软件完成。保存现场可以由硬件完成，也可以由软件完成。7.9采用DMA方式传送一批数据是否要程序中断？为什么？据此分析DMA接口应由哪些部分构成？ 采用DMA方式传送一批数据需要程序中断。因为在DMA方式中，当数据传送完毕时，DMA控制器向CPU报告DMA操作结束，CPU会以中断方式响应DMA结束请求，并由CPU在中断程序中进行结束后的处理工作。 DMA接口由以下几个部分组成： （1）内存地址计数器。保存内存数据缓冲的首地址。 （2）字计数器。每完成一个字或字节的传送后，该计数器减1，计数器为0时，传送结束，发一个信号到中断机构。 （3）中断机构。可向CPU提出中断请求。 （4）控制/状态逻辑。 （5）数据缓冲寄存器。 （6）DMA请求标志。第八章8.2外围设备可分为哪些类型？ 外围设备分为输入设备,如键盘,鼠标,扫描仪等;输出设备,如打印机;输入/输出兼