电子技术基础(数字部分)第五版_期末复习试题1

期末复习1,1.数字逻辑概论,教学要求：了解数字电路与数字信号的概念；掌握数制概念；掌握二、八、十、十六进制之间的相互转换；掌握二进制数的算术运算方法；熟悉8421BCD码；了解余3BCD码、格雷码和ASCII码；掌握二值逻辑变量与基本逻辑运算方法；掌握逻辑函数及其表示方法。,数制所用符号基数表示符号进位规则,十进制0,1,2,3,4,5,6,7,8,910D逢十进一,二进制0,12B逢二进一,八进制0,1,2,3,4,5,6,78O逢八进一,十六进制0,1,2,3,4,5,6,7,8,916H逢十六进一A,B,C,D,E,F,常用四种数制,方法：按权展开,例：,进制之间的转换,(1101)B,=123+122+021+120,=(8+4+0+1)D=(13)D,(15)O,=181+580,=(8+5)D=(13)D,(A3C)H,=10162+3161+12160,=(2560+48+12)D=(2620)D,二进制转换成十六进制：,例(101010001.010111)B,例(BE8F)H=,=(78AE)H,(1011111010001111)B,十六进制转换成二进制：,例(111100010101110)B,2、二、八、十六进制之间的转换,=(151.5C)H,例(10110.01101)B,例(752.1)O,=(26.32)O,=(111101010.001)B,二进制转换成八进制：,八进制转换成二进制：,八进制转换成十六进制：,=(010110.111010)B,例(26.72)O,=(16.E8)H,=(010110.111010)B,十六进制转换成八进制：,例(A6.38)H,=(10100110.00111000)B,=(10100110.001110)B,=(246.16)O,例1.2.2将十进制数(37)D转换为二进制数。,解：将(37)D按如下的步骤转换为二进制数,由上得(37)D=(100101)B,方法：整数部分和小数部分分别进行转换。整数部分采用除2取余法，小数部分采用乘2取整法。转换后再合并。,解由于精度要求达到0.1%=1/1000，需要精确到二进制小数10位，即1/210=1/1024。,所以,例将十进制小数(0.39)D转换成二进制数，要求精度达到0.1%。,精度达到0.1%,整数部分采用除2取余法，先得到的余数为低位，后得到的余数为高位。,小数部分采用乘2取整法，先得到的整数为高位，后得到的整数为低位。,所以：(44.375)10(101100.011)2,例将十进制小数(44.375)D转换成二进制数。,整数部分余数,(5379.3985)10=（12403.314)8,例将十进制数(5379.3985)D转换成八进制数。,小数部分整数,整数部分余数,(7141.25)D=（1BE5.4)H,例将十进制数(7141.25)D转换成十六进制数。,小数部分整数,0.2516=4.00,4,二-十进制码(BCD码）,用4位二进制数来表示一位十进制数中的09十个数码。,4位二进制数有16种组合，选择10种来表示09个数码,常用的8421BCD码自然二进制数00001001表示09。,11012421BCD,求BCD代码表示的十进制数,=12+14+02+11,=(7)D,十进制数用BCD代码表示,真值表、函数表达式、波形图、电路图、卡若图,例：,逻辑函数及其表示方法,真值表：,逻辑表达式：,L=,AB,+,=AB,波形图：,电路图：,教学基本要求：,1、熟悉逻辑代数常用基本定律、恒等式和规则；,3、熟悉硬件描述语言VerilogHDL。,2、掌握逻辑代数的变换和卡诺图化简法；,2.逻辑代数与硬件描述语言基础,1.逻辑运算公理,2.与、或、非的运算顺序,逻辑代数的基本定律和恒等式,3.基本定律,注意：基本定律反映的是逻辑关系，而不是数量之间的关系，所以不能简单套用代数中运算规则。,摩根定理,吸收律：,其它常用恒等式,以上基本定律要求熟记。,“或-与”表达式,“与非-与非”表达式,“与-或-非”表达式,“或非或非”表达式,“与-或”表达式,逻辑函数的代数法化简,1、逻辑函数的最简与-或表达式,与项(乘积项)的数目最少；与项中变量的个数最少。,例：,与-或表达式易于转换成其他类型的函数式。,例：,例：已知逻辑函数表达式为,要求：（1）最简的与-或逻辑函数表达式，并画出相应的逻辑图；（2）仅用与非门画出最简表达式的逻辑图。,),解：,最小项：构成逻辑函数的基本单元。输入变量为n的最小项，是n个输入变量的乘积，每个变量以原变量和反变量的形式出现一次。,例如：A、B、C三个逻辑变量的最小项有(23)8个，即,最小项的定义及其性质,对于输入变量的任一组取值，全体最小项之和为1。,任何逻辑函数都能变换成唯一的最小项表达式。,例如：逻辑函数的最小项表达式,=m7m6m4m2,用卡诺图表示逻辑函数,卡诺图：将n变量的全部最小项都用小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，这样，所得到的图形叫n变量的卡诺图。,逻辑相邻的最小项：如果两个最小项只有一个变量互为反变量，称这两个最小项在逻辑上相邻。,逻辑相邻的项可以合并，消去一个因子。,例：三输入变量卡诺图,m0m1m3m2m4m5m7m6,填卡诺图,例：画出逻辑函数的卡诺图,化为与或表达式,最小项表达式,0000,1111,例：用卡诺图化简,圈0,解：圈1,含无关项的化简,无关项在卡诺图中的值可以取0或取1，具体取什么值，可以根据使函数尽量得到简化而定。,例：化简,只认值为1的项,含无关项,教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门(与、或、与非、或非、异或门)、三态门、OD门(OC门)和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。,3.逻辑门电路,1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值(属于电压兼容性的问题)。,要满足以下两个条件：,2)驱动器件必须对负载器件提供足够大的拉电流和灌电流(属于门电路的扇出数问题)。,各种门电路之间的接口,即：,即：灌电流情况下应满足,拉电流情况下应满足,灌电流,IIL,IOL,拉电流,IIH,IOH,对负载器件提供足够大的拉电流和灌电流,例：用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？,VOH(min)=3.84V，VOL(max)=0.33V,IOH(max)=4mA,IOL(max)=4mA，,74HC00：,IIH(max)=0.04mA，,IIL(max)=1.6mA,74系列：,VIH(min)=2V，VIL(max)=0.8V,74LS系列：,IIL(max)=0.4mA,IIH(max)=0.02mA，,VOH(min)VIH(min),VOL(max)VIL(max),电压兼容性(输出、输入电压)分析,负载总的输入电流：IIL(total)=1.6mA+60.4mA=4mA,灌电流情况,拉电流情况,74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA,负载总的输入电流：IIH(total)=0.04mA+60.02mA=0.16mA,74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=0.4mA,驱动电路能为负载电路提供足够的驱动电流,IOL(max)=4mA,IOH(max)=4mA,(c)输出连接可以实现线与功能。,(b)与非逻辑不变；,漏极开路门输出连接：,(a)工作时必须外接电源和电阻；,逻辑符号,漏极开路门(OD门),集电极开路(OC)门电路,三态(TSL)输出门电路,逻辑功能：高电平有效的同相逻辑门。称三态缓冲门。,输出有高、低电平两种状态，还有第三状态高阻态。,常用不同形式的三态(TSL)门,教学基本要求,1.熟练掌握组合逻辑电路的分析方法和设计方法；2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。,4.组合逻辑电路,组合逻辑电路分析,根据已知逻辑电路，经分析确定电路的的逻辑功能。,例:,真值表,完成异或逻辑功能。,例分析如图所示逻辑电路的功能。,1.写出输出函数的逻辑表达式,2.列写真值表,3.确定逻辑功能,解：,输入变量的取值中有奇数个1时，L为1，否则L为0，电路具有奇校验功能。,例：用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时输出为0；输入大于等于3时输出为1。,(2)由卡诺图化简,(3)用2输入与非门实现上述逻辑表达式,解：(1)设输入变量为A、B、C，输出变量为L，列真值表。,逻辑表达式为,组合逻辑电路的设计,1.编码器,典型的组合逻辑集成电路,编码器的分类：普通编码器和优先编码器。,00,01,10,11,例：4线2线优先二进制编码器，输入优先级别高到低依次为I3、I2、I1、I0。,输入I0为1时输出为00，但I0I3都为0时输出也为00。不能区分。,设优先编码状态标志,例：2线-4线译码器的逻辑电路,使能,使能端,(无效)，,译码器非工作状态，输出全1。,(有效)，,译码器工作状态，,二进制译码。,2.译码器/数据分配器,例：74HC139集成译码器,例,即：用2线-4线译码器实现异或函数,74HC138(74LS138)集成译码器,引脚图,逻辑符号,逻辑图,例：译码器的扩展,用74X139和74X138构成5线-32线译码器,输入5线,输出32(25)线,3线8线译码器的输出含三变量函数的全部最小项。,基于这一点用该器件能够方便地实现三变量逻辑函数。,例：用译码器实现逻辑函数。,.,当E3=1，E2=E1=0时，译码器使能,用一片74HC138实现函数,例：,在译码器的输出端加一与非门，即可实现给定的组合逻辑函数。,七段显示译码器,最常用的显示器有：半导体发光二极管和液晶显示器。,+5V,abcdefg,abcdefg,由七段显示译码器提供段信号。,数据分配器：一种能将从数据分时送到多个不同的通道上去的逻辑电路。,数据分配器示意图,数据分配器,用74HC138译码器实现数据分配器,当EN=1时，,通道选择,使能EN,D,若A2A1A0=000，则：,即输出与输入D波形相同。,若A2A1A0=101，则：,即输出与输入D波形相同。,3.数据选择器,例：4选1数据选择器,使能信号,2位地址码,4路数据输入,1路数据输出,例：8选1数据选择器74HC151,3位地址,使能,2个互补输出,用两片74151组成二位八选一的数据选择器,例：数据选择器的扩展,将两片74LS151连接成一个16选1的数据选择器,16路数据输入D15D0，4位地址选择DCBA，2个互补输出端Y。,L,例：写出L的函数表达式,数据选择器组成逻辑函数产生器,L,由图：D0=D1=D2=D4=1，,D3=D5=D6=D7=0,控制Di，就可得到不同的逻辑函数。,实现并行数据到串行数据的转换,例：将并行数据01001101转换成串行数据输出。,01001101,L,74LS85集成四位数值比较器,数值比较器,用两片74LS85组成8位数值比较器（串联扩展方式）。,集成数值比较器的位数扩展,输入:A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0,输出:,用74HC85组成16