南京理工大学数电实验2

数字逻辑电路实验报告 2019年 4月实验2 触发器设计及应用1、 实验目的 用触发器设计实现分频器电路与计时器电路。2、 实验内容1. 逐项测试D触发器的逻辑功能并完成表格；2. 用D触发器设计实现四分频电路（异步），观察并记录波形；3. 逐项测试JK触发器的逻辑功能并完成表格；4. 用JK触发器设计实现四分频电路（异步），观察并记录波形；5. 用JK触发器设计模五计数器电路（同步）。3、 实验原理及相关设计1. D触发器采用了维持阻塞结构，使它具有可靠性高和抗干扰能力强等优点。触发器有异步置“0”，置“1”端，Rd与Sd，低电平有效。D数据输入端，CP时钟输入端，为上升沿触发。Q原态输出端，Q反态输入端。功能输入 输出 CP Rd Sd D Qn+1Qn+1置“1”X01X11置“0”X10X00上升11001上升11110011XX00XDnQn+100112. D触发器设计分配器： 分频器是将时钟高频率信号转变成低频率信号的一种转换器（n个脉冲周期使输出完成一个周期变化即为n次分频）。T触发器的表达式Qn+1=Q，工作状态实际为将输入的时钟频率降低一倍，即为二分频方式的分频器。计时器主要是计输入时钟的个数。D触发器设计成二分频电路实际是将D触发器设计成T触发器。3. JK触发器 JK触发器有异步置“0”，置“1”端，Rd与Sd，低电平有效。J、K数据输入端，为下降沿触发。Q原态输出端，Q反态输出端。逻辑功能表如表所示，如图Qn=0,Qn+1=JQn+KQn:功能输入 输出CPRdSdJKQn+1Qn+1置“0”X01XX01置“1”X10XX10X1100下降110101下降111010下降111110X00XXJnKnQn+100Qn10101011Qn4. 用JK触发器设计二分频电路实际是将JK触发器设计成T触发器，有J=1，K=1.也可用公式对比得到Qn+1=JQn+KQn,设J=K=T=1，表达式为Qn+1=Qn,即为T触发器。5. JK触发器设计成模五计数器。4、 实验步骤及结果1. D触发器 功能输入 输出 CP Rd Sd D Qn+1Qn+1置“1”X01X11置“0”X10X00上升11001上升11110011XX00X1. D触发器四分频内电路2. 3. JK触发器 功能输入 输出CPRdSdJKQn+1Qn+1置“0”X01XX01置“1”X10XX10X1100下降110101下降111010下降111110X00XX4. JK触发器四分频电路5. JK模五计数器异步与同步时序电路区别同步时序电路是指各触发器的时钟端全部连接在一起, 异步时序电路是指电路中除以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件;电路中没有统一的时钟;电路状态的改变由外部输入的变化直接引起. 十进制数 二进制数 Q2Q1 Q000001001201030114100计时器设计参考（1） 填写状态转换真值表及激励信号 Q2nQ1nQ0nQ2n+Q1n+Q0n+J2K2J1K1J0K00000010X0X1X0010100X1XX10100110XX01X0111001XX1X1100000X1OX0X（2） 绘制Ji、Ki卡诺图，有卡诺图化简得到各激励方程J2 Q2nQ1nQ0n00011110000101XXXXK2Q2nQ1nQ0n000111100XXXX11XXXJ1Q2nQ1nQ0n00011110001XX10XXXK1Q2nQ1nQ0n000111100XX011XXXXJ0Q2nQ1nQ0n0001111001X1X10XXXK0Q2nQ1nQ0n000111100X1X11XXXX5、 实验思考（1） 对于触发器，最重要的是触发器的特性方程，对触发器的设计分析仍需要对其特性方程进行分析，化简时仍需要真值表制作卡诺图进行化简。（2） 触发器的触发信号为上升沿触发还是下降沿触发同样十分重