华工网络数字电子技术作业

第一章作业如果采用二进制代码对1.1 600个文档进行顺序编码，则至少需要多少个？切换到八进制或十六进制代码至少需要多少个？a:如果使用二进制数，则至少需要10个字符；如果使用八进制数，则至少需要4个字符；如果使用十六进制数，则至少需要3个字符1.4将以下二进制数转换为等效的十进制数：(1)(101.011)2；(3)(1111.1111)2。解决方案(1)(101.011)2=5.375(3)(1111.1111)2=15.93751.5将以下二进制数转换为等效的八进制数和十六进制数：(2)(1001.1101)2；(4)(101100.110011)2。解决方案：(2)(1001.1101)2=(11.64)8=(9 . d)16(4)(101100.110011)2=(54.63)8=1.6将以下十六进制数转换为等效的二进制数：(1)(8 . c)16；(3)(8F。FF)16 .解决方案：(8 .C)16=(1000.1100)2(8f.ff) 8F。FF)16=(10001111.111111)2)21.9将以下十进制数转换为等效的二进制数和十六进制数：要求二进制数在小数点后保持4位有效数字。(2)(188.875)10；(4)(174.06)10。解决方案(2):使用1.14二进制补充运算，计算如下：表达式的4位二进制数是无符号位的绝对值。和为负数时，请求负数的绝对值。(提示：使用的补充代码的有效位数必须足以表示代数总计的最大绝对值。)，以获取详细信息(2)1101 1011；(4)1101-1011；(6)1011-1101；(8)-1101-1011。解决方案：第二章作业使用已知逻辑函数的true表构建相应的逻辑函数表达式，如2.4表P2.4(a)，(b)中所示。表P2.4(a)表P2.4(b)2.7为图P2.7(a)，(b)中所示的回路编写输出逻辑函数表达式。图P2.72.8如图P2.8所示，已知逻辑函数y的波形图试验了y的真值表和逻辑函数表达式。图P2.82.10使以下每个函数等于最小项的和：(1)(3)(5)解决方案：2.12将以下逻辑函数配置为非格式和非格式，并绘制全部由非逻辑单元组成的逻辑电路图：(2)(4)解决方案：电路图如下：电路图如下：2.13使以下逻辑函数为非格式或非格式，并绘制全部由非逻辑单元组成的逻辑图：(1)(3)解决方案：电路图如下：电路图如下：使用2.15逻辑代数的基本公式和一般公式，使以下逻辑函数成为最简单的公式和或形式：(2)(4)(6)(8)(10)解决方案：使用2.17卡诺图简化以下逻辑函数：(2)(4)解决方案：2.22使以下具有约束条件的逻辑函数成为简单函数和或函数：(2)，给定约束条件为。(4)，给定约束条件为。第三章作业尝试打印P3.8(a)、(b)两个回路的输出电压波形，如图(c)所示。图P3.83.10图P3.10中的G1到G4是OD输出结构的and non-door 74HC03，合并为线和结构。写入直线和输出y与输入A1、A2、B1、B2、C1、C2、D1、D2之间的逻辑关系，并计算外部电阻RL值的允许范围。图P3.103.12在图P3.12所示的电路中，计算在输入端的0V、5V和悬空时输出电压vO的值，并指示晶体管操作状态。假设在晶体管传导之后，vBE0.7V由电路参数在图中说明。晶体管饱和传导压降VCE(sat)0.1v，饱和传导电阻rce (sat)=20。图P3.123.14表示图P3.14中的每个栅极电路输出是什么状态(高电平、低电平或高电阻状态)。此栅极电路被称为74系列TTL电路。图P3.143.15显示了图P3.15中每个栅极电路的输出是高还是低。众所周知，它们都是74HC系列CMOS电路。图P3.153.16计算图P3.16中显示的74系列TTL和非文字组成的电路中门GM可以驱动的相同和非文字的数量。需要GM输出的高、低水平满足VOH3.2V、VOL0.4V。和碑文的输入电流为IIL-1.6毫安、IIH40A。在VOL0.4V时，最大输出电流为IOL(max)=16mA，在VOH3.2V时，最大输出电流为IOH(max)=-0.4mA。GM的输出电阻可以忽略。图P3.163.17在图P3.17所示的由74系列TTL或非门组成的电路中，查找门GM可以驱动的相同或非门的数量。需要GM输出的高、低水平满足VOH3.2V、VOL0.4V。或者，非空位每个输入端的输入电流为IIL-1.6毫安，IIH40A。在VOL0.4V时，最大输出电流为IOL(max)=16mA，在VOH3.2V时，最大输出电流为IOH(max)=-0.4mA。GM的输出电阻可以忽略。图P3.173.18测试显示在以下情况下使用万用表从图P3.18的vI2端获得的电压是多少：(1)vI1悬空。(2)vI1低级别(0.2v)；(3)vI1连接高级别(3.2v)；(4) 51 电阻接地4)vI1；(5)vI1通过10k电阻接地。图表上的和碑文为74系列TTL电路，多用表为5V范围，内部电阻为20k/v。图P3.18如果将第3.19位问题的含意和碑文改为74系列TTL或碑文，以上5种情况下测量的vI2分别是多少？如果将3.20图P3.18中的浇口回路更改为CMOS和常开触点浇口，当vI1被赋予5种状态3.18时，测量的vI2分别是多少？3.21在图P3.21所示的电路中，R1、R2和c构成输入滤波电路。开关s关闭时门电路的输入电压VIL0.4V；需要。如果交换机s断开，则需要栅极电路的输入电压VIH4V，以及R1和R2的最大允许电阻。G1至G5为高阶输入电流IIH20A，74LS系列TTL逆变电源为低阶输入电流。图P3.213.23计算图P3.23电路中电阻RL的电阻范围。其中G1、G2、G3是74LS系列OC语句，输出管阻塞时的泄漏电流为IOH100A，输出低级VOL0.4V时允许的最大负载电流IOL(max)=8mA。G4、G5和G6是74LS系列和非语句。输入电流为IIH20A。如果给定VCC=5V，则OC语句的输出高和低级别必须满足VOH3.2V，VOL0.4V。图P3.233.24图P3.24电路中，G1和G2、G3是74LS系列OC输出结构的环境和非环境，输出管道关闭时泄漏电流的最大值为IOH(max)=100A，低电平输出电流的最大值为IOL(max)=8mA，此时输出的低电平为VOLG3至G5是74LS系列或非文本，其中高级输入电流最大值为IIH(max)=20A，低级输入电流最大值为IIL(max)=-0.4mA。指定的VCC=5V满足VOH34V、VOL0.4V，并尝试RL值的允许范围。图P3.243.25图P3.25显示了继电器线圈驱动电路。VI=VIH时，晶体管t关闭vI=0时，需要晶体管t饱和导轨。据悉，OC门输出管截止时的泄漏电流IOH100A，传导时允许的最大电流IOL(max)=10毫安，管压降小于0.1伏，传导内阻小于20。晶体管=50，饱和传导压降VCE(sat)=0.1V，饱和传导内阻rce (sat)=20。继电器线圈内部电阻2424，电源电压VCC=12V，VEE=-8V，R2=3.2k，R3=18k，R1的电阻范围尝试。图P3.253.26图P3.26(a)所示的电路中，如果晶体管导轨已知，则VBE=0.7V，饱和压降VCE(sat)=0.3V，饱和传导内阻rce (sat)=20，晶体管电流放大系数=100。OC门G1输出管道被切断时的泄漏电流约为50A，传导期间允许的最大负载电流为16mA，输出低电平0.3V。G2到G5是74系列TTL电路。其中G2具有输入特性，G3和G4为&非门，G5为P3.26(b)。问题：(1)如果晶体管收集器输出的高低级别满足VOH3.5V、VOL0.3v条件，那么Ra的范围是多少？(2)将OC门更改为滑动输出的TTL浇口回路会发生什么情况？图P3.26第四章4.2图P4.2是一个多功能函数发生电路，用于创建S0S1S2S3在0000 1111 16个不同状态下输出y的函数关系。图P4.24.6如图P4.6所示，有两个大大小小的泵ML和MS提供水的水箱。如果水箱中设置了3个水位检测因子a、b、c，并且水面低于检测因子，则检测因子将提供高水平。如果睡眠高于检测因素，检测因素提供较低的水平。如果水位超过c点，泵必须停止工作。如果水位低于c点且高于b点，则MS单独工作。如果水位低于b点，高于a点，则ML单独工作。水位低于a点时，ML和MS同时工作。要使用门电路设计控制两台泵的逻辑电路，必须使电路尽可能简单。图P4.64.7设计代码转换电路，以4位二进制代码输入，然后输出为4位灰度代码。可以使用各种逻辑功能的栅极电路实现。有关4位灰度代码，请参阅本书1.5节的表1.5.2。表1.5.24.12三线八线解码器74HC138(参见图4.3.8)和栅极电路尝试生成以下多输出逻辑函数的逻辑图：图4.3.84.14 3线8线解码器74HC138和栅极电路，设计1位二进制全减速器电路。请输入为减数、减数和低借款人。输出是两个数的差异和高比特信号。使用4.23 8选择1数据选择器74HC151(参见图4.3.24)设计组合逻辑电路。此电路具有三个输入逻辑变数a、b、c和一个工作状态控制变数m。当M=0时，电路实现“意见匹配”功能(当a，b，c状态匹配时输出为1，否则输出为0)，当M=1时，电路实现“多数决”功能。也就是说，输出与a、b、c中的大多数状态匹配。图4.3.24使用4.24 8选择1数据选择器设计功能与表P4.24相同的函数发生器电路。表P4.24第五章作业5.2绘制了由P5.2或非门组成的SR闩锁输出侧q、输入侧SD、RD的电压波形，如图所示。解决方案：P5.2，如图所示5.5在图P5.5所示的电路中，绘制CLK、s、r的电压波形与图中所示的q和末端对应的电压波形。假设触发器的初始状态为Q=0。图P5.5解释如图A5.5所示5.9如果主从SR触发器的CLK、s、r、每个输入端的电压波形如图P5.9所示，则绘制与q、末端对应的电压波形。P5.95.12主从JK触发器CLK，j，k侧电压波形如图P5.12所示，绘制q，结束对应电压波形。图P5.125.15已知CMOS边缘触发器JK触发器每个输入部的电压波形图P5.15所示，绘制了q，端对应电压波形图。图P5.15在5.18映射P5.18中，每个触发器的初始状态为Q=0，并且在CLK信号的连续动作中，尝试绘制每个触发器输出部分的电压波形。图P5.18在5.21图P5.21所示的主从JK触发电路中，CLK和a的电压波形如图所示，绘制q端对应电压波形。将触发器的初始状态设置为Q=0。图P5.215.24试验性地打印P5.24中显示的回路输出部y，z的电压波形。输入信号a和CLK的电压波形如图所示。触发器的初始状态为Q=0。图P5.24第六章作业分析6.4图P6.4时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，并绘制电路的状态转换图，以确定电路是否可以自行启动。图P6.46.7写分析图P6.7的顺序逻辑电路、电路的驱动方程、状态方程和输出方程，并绘制电路的状态转换图，说明电路是否可以自行启动。图P6.7分析6.12图P6.12的计数器电路，绘制电路的状态转换图，显示这是多少进制数。十六进制计数器74LS161的菜单见表6.3.4。表6.3.4图P6.126.13试点分析图P6.13中的计数器在M=1和M=0中分别是几个小数。74160的菜单与表6.3.4相同。图P6.13输入6.16控制变量M=0设计在五进制数中工作的可控制计数器；输入M=1设计在十五进制数中工作的可控制计数器。请显示计数输入部和舍入输出部。6.19图P6.19电路是由两个同步十进制计数器74160组成的计数器，分析一下这是多少进制数，两个是多少进制数。74160的菜单与表6.3.4相同。，图P6.196.21绘制将两个同步十进制计数器74160连接到同步31进制计数器的接线图。可以附加必要的门电路。图6.3.21