数电 第6章时序电路2

第六章时序逻辑电路,学习要点：时序电路的分析方法和设计方法计数器、寄存器等中规模集成电路的逻辑功能和使用方法,6.1概述,6.2时序逻辑电路的分析方法,6.3若干常用的时序电路,6.4时序电路的设计方法,6.1概述,时序逻辑电路：在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,时序逻辑电路结构特点：,时序逻辑电路的状态是由存储电路来记忆和表示的,所以从电路组成看,时序电路一定包含有作为存储单元的触发器.时序电路中可以没有组合电路,但不能没有触发器.,时序逻辑电路逻辑功能表示方法：,触发器也是时序电路,只是其功能非常简单.因此用来表示触发器逻辑功能的表示方法都可以用来表示时序逻辑电路的逻辑功能:逻辑表达式/状态图/卡诺图/时序图.,按逻辑功能分:计数器,寄存器,移位寄存器,读/写存储器,顺序脉冲发生器等;按电路中触发器状态变化是否同步分:同步时序电路和异步时序电路;按电路输出信号的特征分:Mealy和Moore.,时序逻辑电路分类：,可以用三个方程组来描述：,6.2时序逻辑电路的分析方法,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,时序电路的分析步骤：（找出逻辑电路的功能）,计算,4,输出方程：,输出与输入有关，为米利型时序电路。,同步时序电路，时钟方程省去。,驱动方程：,1,写方程式,例：,2,求状态方程,T触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,4,5,电路功能,由状态图可以看出，当输入X0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。,画状态图时序图,例：,时序电路的状态转换表、状态转换图、时序图,状态转换图,电路每7个CP脉冲变化一个周期，这是一个七进制计数器。,时序图,几个概念：,有效状态与有效循环：在时序电路中，凡是被利用了的状态，都叫做有效状态。凡是有效状态形成的循环，都称为有效循环。,无效状态与无效循环：在时序电路中，凡是没有被利用了的状态，都叫做无效状态。如果无效状态形成了循环，那么这种循环就称为无效循环。,能自启动与不能自启动：在时序电路中，虽然存在无效状态，但它们没有形成循环，这样的时序电路叫做能够自启动的时序电路。在时序电路中，既有无效状态存在，它们之间又形成了循环，这样的时序电路叫做不能自启动的时序电路。在这种时序电路中，一旦因某种原因，例如干扰而落入无效循环，就再也回不到有效状态，再要正常工作也就不可能了。,6.3.1计数器,在数字电路中，把能够记忆输入脉冲个数的电路称为计数器。计数器是数字系统中使用最多的一种时序电路，常用于对时钟脉冲计数、分频、定时、产生节拍脉冲和脉冲序列、数字运算等用途。,计数器的主要特点：,除了输入计数脉冲CP信号外，很少有另外的信号输入信号，其输出通常都是现态的函数，是一种Moore型的时序电路，而输入计数脉冲CP是当作触发器的时钟信号对待的。,从电路组成看，其主要组成单元是时钟触发器。,6.3若干常用的时序逻辑电路,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,计数器的分类：,在数字电路中，把能够记忆输入脉冲个数的电路称为计数器,一、同步计数器同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：,器件实例：74161,2.同步十进制计数器加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。,能自启动,器件实例：74160,三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。,N进制,M进制,1.NM原理：计数循环过程中设法跳过NM个状态。具体方法：置零法置数法,例：将十进制的74160接成六进制计数器,异步置零法,例：将十进制的74160接成六进制计数器,异步置零法,置数法(a)置入0000(b)置入1001,2.NM的计数器然后再采用置零或置数的方法,例：用74160接成二十九进制,例：用74160接成二十九进制,整体置零（异步）,整体置数（同步）,二、移位寄存器（代码在寄存器中左/右移动）,具有存储+移位功能,器件实例：74LS194A，左/右移，并行输入，保持，异步置零等功能,扩展应用（4位8位）,6.4时序逻辑电路的设计方法,6.4.1同步时序逻辑电路的设计方法设计的一般步骤一、逻辑抽象，求出状态转换图或状态转换表1.确定输入/输出变量、电路状态数。2.定义输入/输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。3.按设计要求列出状态转换表，或画出状态转换图。二、状态化简若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。,三、状态分配（编码）1.确定触发器数目。2.给每个状态规定一个代码。（通常编码的取法、排列顺序都依照一定的规律）四、选定触发器类型求出状态方程，驱动方程，输出方程。五、画出逻辑图六、检查自启动,设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X101100111011110输入Y000000001000110,1,建立原始状态图,S0,S1,S2,S3,设电路开始处于初始状态为S0。,第一次输入1时，由状态S0转入状态S1，并输出0；,1/0,X/Y,若继续输入1，由状态S1转入状态S2，并输出0；,1/0,如果仍接着输入1，由状态S2转入状态S3，并输出1；,1/1,此后若继续输入1，电路仍停留在状态S3，并输出1。,1/1,电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。,0/0,0/0,0/0,0/0,例,原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。,状态化简,2,状态分配,3,S0=00S1=01S2=10,4,选触发器，求时钟、输出、状态、驱动方程,选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：,输出方程,状态方程,比较，得驱动方程：,电路图,5,检查电路能否自启动,6,将无效状态11代入输出方程和状态方程计算：,电路能够自启动。,设计举例可乐自动售货机可乐2元。只接受5角、1元硬币。可找钱。解：l设定输入输出信号。设硬币接受传感信号F、T，其为1时分别表示收到5角和1元硬币。设输出信号R、C，其为1时分别表示发出1筒可乐和找5角钱信号。,硬币一次只能插入1枚，在积累达到2元前可有四种情况：0、5、10、15角。因此设四态：A，B，C，D。在C态时，再插入1元硬币需找钱5角。在各态时，如在插入硬币使接受硬币和达到等或大于2元时，发出可乐。,四种状态，只有三种单一编码方案。当把00态分配给A时：,三种分配方案电路实现结果与状态分配的关系？,时序电路由记忆电路和组合电路两部分组成，具有存储作用。,同步时序电路的分析,同步时序电路的设计,同步时序电路,计数器可分为同步、异步两种；同步计数器的工作频率高，异步计数器电路简单。移位寄存器分为左移、右移及双向。,时序电路由记忆电