第一章 EDA设计导论.ppt

EDA原理及应用,第1章EDA设计导论,提纲：,EDA技术综述PLD设计方法学HDL硬件描述语言,1.1EDA技术综述,集成电路IC（IntegratedCircuit）的发展方向：,进步的主要原因：,速度快、容量大、体积小、功耗低,生产制造技术超深亚微米VDSM（VeryDeepSub-micron）阶段电子设计技术EDA技术,EDA（ElectronicDesignAutomation）,立足于计算机工作平台而开发出来的一整套先进的电子设计软件工具。三方面的辅助设计工作：IC设计（如ASIC）电子电路设计（如单片机）印刷电路板PCB(PrintedCircuitBoard)设计,PCB板几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件，那么它们也都是镶在大小各异的PCB上。除了固定各种小零件外，PCB的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多，PCB上头的线路与零件也越来越密集了。标准的PCB长得就像这样-电脑主板。,PCB板,板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线（conductorpattern）或称布线，并用来提供PCB上零件的电路连接。,由于目前的电子行业的工艺越发复杂，所以对PCB板的层数要求越来越高。在板卡领域比较常见的就是4层板与6层板两种。多层板有一个很大的优势就是使得电源网络与地网络可以在承担更大的电流的同时屏蔽掉更多的干扰，也因此可以极大的提高整个系统的稳定性。,1.1.1EDA技术发展历史,CAD工具替代传统的手工布图布线工作;受到计算机工作平台的制约，支持的设计工作有限且性能比较差.,“掩膜”出现具有自动综合能力的CAE工具但是，从原理图出发的EDA工具，不能适应复杂电子系统的设计要求，而具体化的元件图形制约着优化设计。,MASK(掩膜)：,掩膜是指程序数据已经做成光刻版，在生产的过程中把程序做进去。优点是：程序可靠、成本低。缺点：批量要求大，每次修改程序就需要重新做光刻板，不同程序不能同时生产，供货周期长。在半导体制造中，许多芯片工艺步骤采用光刻技术，用于这些步骤的图形“底片”称为掩膜（也称作“掩模”），其作用是：在硅片上选定的区域中对一个不透明的图形模板掩膜，继而下面的腐蚀或扩散将只影响选定的区域。其实对应用者来讲，掩膜具体是怎么一回事并不重要，只需要知道，掩膜是让芯片厂家把程序录进单片机，当批量很大时，这样是合算的。,HDL语言的出现最重要成果以系统级设计为核心，开发SoC21世纪进入更高阶段SoPC,EDA技术在进入21世纪后，得到了更大的发展：,1.1.2EDA技术含义,EDA技术分为：狭义EDA技术学习内容（P3）广义EDA技术共同的特点（6条）,1.1.3EDA技术主要内容,大规模可编程逻辑器件设计载体硬件描述语言表达手段EDA设计软件设计工具相关的硬件平台下载/验证工具,1.大规模可编程逻辑器件,PLD(ProgrammableLogicDevice)由用户编程以实现某种逻辑功能的新型逻辑器件包含：现场可编程门阵列FPGA(FieldProgrammableGateArray)复杂可编程逻辑器件CPLD(ComplexProgrammableLogicDevice),2.硬件描述语言,HDL(HardwareDescriptionLanguage)常用的硬件描述语言：VHDL起源于美国国防部的VHSICVerilog起源于IC的设计ABEL起源于PLD的设计三种语言的对比（六个方面）,VHDLVHSIC(VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguage,VHDL,VerilogHDL,SystemVerilog,SystemC,具有很强的电路描述和建模能力,具有与具体硬件电路无关和与设计平台无关的特性,具有良好的电路行为描述和系统描述的能力,把抽象的实体结合成单个或统一的实体。,图1-2编译器和综合器功能比较,3.软件开发工具,1）主流厂家的EDA软件工具FoundationSeries(Xilinx公司)ISE/ISE-WebPACKSeries(Xilinx公司)MAX+plusII(Altera公司)QuartusII(Altera公司),2）第三方EDA工具Synplify(Cadence公司)ModelSim(MentorGraphics公司),Modelsim仿真工具,Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。,Modelsim仿真工具,ModelSim分几种不同的版本：SE、PE、LE和OEM，其中SE是最高级的版本。SE版和OEM版在功能和性能方面有较大差别，比如对于大家都关心的仿真速度问题，以Xilinx公司提供的OEM版本ModelSimXE为例，对于代码少于40000行的设计，ModelSimSE比ModelSimXE要快10倍；对于代码超过40000行的设计，ModelSimSE要比ModelSimXE快近40倍。,4.硬件开发平台,提供芯片下载电路及EDA实验/开发的外围资源，以供硬件验证用。一般包括：1）各类基本信号发生模块2）PLD输出信息显示模块3）监控程序模块4）目标芯片适配座及编程下载电路,1.1.3EDA技术主要内容,大规模可编程逻辑器件设计载体硬件描述语言表达手段EDA设计软件设计工具相关的硬件平台下载/验证工具,1.1.4EDA技术实现目标,目标：是完成专用集成电路ASIC的设计和实现,图1-4EDA技术实现目标,ASIC(ApplicationSpecificIntegratedCircuits，专用集成电路),ASIC分类,ASIC设计方法,图ASIC实现方法,按规定的功能、性能要求，对电路的结构布局、布线均进行专门的最优化设计，以达到芯片的最佳利用。,由厂家提供一定规格的功能块，如门阵列、标准单元、可编程逻辑器件等，按用户要求利用专门设计的软件进行必要的连线，从而设计出所需要的专用集成电路，称为半定制电路。,1.1.5EDA技术的特征和优势,硬件描述语言设计输入,“自顶向下”设计方法,逻辑综合与优化,开放性和标准化,库（Library）,特征：,逻辑综合是自动的将用真值表、状态图或VHDL语言等所描述的数字系统转化为满足设计性能指标要求的逻辑电路，并对电路进行速度、面积等方面的优化。主要包含以下两个方面：1）逻辑结构的生成与优化2）逻辑网络的性能优化,开放式的设计环境也称为框架结构（Framework）。框架是一种软件平台结构，它在EDA系统中负责协调设计过程和管理设计数据，实现数据与工具的双向流动，为EDA工具提供合适的操作环境。框架结构的核心是可以提供与硬件平台无关的图形用户界面，工具之间的通信、设计数据和设计流程的管理等，以及各种与数据库相关的服务项目。任何一个EDA系统只要建立了一个符合标准的开放式框架结构，就可以接纳其他厂商的EDA工具一起进行设计工作。,库包括：元器件图形符号库、元器件模型库、工艺参数库、标准单元库、可复用的电路模块库、IP库等。在电路设计的每个阶段，EDA系统需要各种不同层次、不同种类的元器件模型库的支持。各种模型库的规模和功能是衡量EDA工具优劣的一个重要标志。,EDA技术的优势：,可以在电子设计的各个阶段、各个层次进行计算机模拟验证,有各类库的支持,某些HDL语言也是文档型的语言(如VHDL),设计者拥有完全的自主权，再无受制于人之虞,良好的可移植与可测试性，为系统开发提供了可靠的保证,能将所有设计环节纳入统一的自顶向下的设计方案中,全方位的利用计算机的自动设计、仿真和测试技术,对设计者的硬件知识和硬件经验要求低,1.2PLD设计方法学,1.2.1PLD设计概论传统：自底向上Bottom-up基本思路：先选用标准通用集成电路芯片，再由这些芯片和其他元器件自下而上的构成电路、子系统和系统。,缺点：1）依赖于设计人员的经验2）依赖于现有的通用元器件3）设计后期的仿真不易实现，且调试复杂4）实现周期长，灵活性差，耗时耗力，效率低下,现代：自顶向下Top-down基本思路：从系统级设计入手，在整个设计过程中尽量运用概念（即抽象）去描述和分析设计对象，而不要过早的考虑实现该设计的具体电路、元器件和工艺，以控制设计的复杂度。整个设计在概念上的演化从顶层到底层是：概括展开；粗略精细层层分解，只有当整个设计在概念上得到验证与优化后，才考虑“采用什么电路、元器件和工艺去实现该设计”等具体问题。优点：有利于在早期发现结构设计中的错误，提高设计的一次成功率。,现代电子系统设计流程,传统电子系统设计流程,子系统设计,自顶向下的设计流程,自底向上的设计流程,系统总成,功能块划分,单元设计,系统分解,版图设计,逻辑设计,结构设计,行为设计,电路设计,1.2.2PLD设计流程,是利用EDA开发工具对PLD芯片进行开发的过程。以典型的FPGA的开发为例主要过程：设计目标、设计输入、设计综合，行为仿真，翻译、映射和布局布线，时序仿真，系统验证和系统产品等。,设计目标,设计输入,设计综合,行为仿真,翻译、映射和布局布线,时序仿真,系统验证,系统产品,设计目标,在系统设计之前，首先要进行的是方案论证、系统设计和FPGA芯片选择等准备工作。,设计输入,是将所设计的系统或电路以开发软件要求的某种形式表示出来，并输入EDA工具的过程。常用的方法：1）原理图输入：将所需器件从元件库中调出来，画成原理图；主要缺点是可移植性差。2）HDL：VHDL、VerilogHDL,功能仿真（也称前仿真）,是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。仿真过程：输入波形文件和测试向量输出报告文件和输出信号波形观察各个节点信号的变换，如果发现错误，则返回设计输入，修改逻辑设计。(ModelSim),综合优化（Synthesis）,是根据目标与要求优化所生成的逻辑连接，使层次设计平面化，供FPGA布局布线软件进行实现；也可以说是，将设计输入编译成由基本逻辑单元（如与/或/非门、RAM、触发器等）组成的逻辑连接网表，而并非真实的门级电路。(Synplify),VHDL/VERILOG.程序,硬件描述语言综合器SYNTHESIZER,电路网表文件,整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本或者原理图，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得电路描述网表文件。,VHDL综合器运行流程,综合后仿真,检查综合结果是否和原设计一致。,在仿真时，把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影响；但不能估计线延时，因此和布线后的实际情况还有一定的差距，并不十分准确。,实现与布局布线,实现，是将综合生成的逻辑网表配置到具体的FPGA芯片上的过程，布局布线是其中最重要的一个步骤。布局，将逻辑网表中的硬件原语和底层单元合理地配置到芯片内部的固有硬件结构上，并且往往需要在速度最优和面积最优之间作出选择。布线，根据布局的拓扑结构，利用芯片内部的各种连线资源，合理正确地连接各个元件。必须选择芯片开发商提供的工具,时序仿真（也称后仿真）,是指将布局布线的延时信息反标注到设计网表中来检测有无时序违规现象。不同的布局布线方案给延时带来不同的影响。,“前仿真”,“后仿真”,“中间仿真”,行为仿真,板级仿真与验证,板级仿真主要应用于高速电路设计中，对高速系统的信号完整性、电磁干扰等特征进行分析。一般都采用第三方工具进行仿真和验证，如MentorGraphics公司的PADs软件。,芯片编程与调试,设计的最后一步芯片编程，是指产生可用的比特流文件，然后将编程数据下载到FPGA芯片的过程；需要满足一定的条件，如编程电压、编程时序和编程算法等方面。调试工具，如XilinxISE中的ChipScope,1.2.3SOPC设计流程,SOPC：SYSTEMONAPROGAMMABLECHIP,基于EDA技术的FPGA基本设计,SOPC系统设计,DSP技术及DSP系统设计,单片机系统设计,嵌入式系统设计,+,+,+,大规模FPGA,Nios嵌入式系统IP软核,FlashROM,固体硬盘,SRAM,内存,SDRAM,内存,嵌入式Bios,嵌入式ROM,嵌入式RAM,嵌入式FIFO,SDRAM控制模块,硬件DSP模块,RS232,CAN控制器,DMA,VGA控制器,RS232接口电路,PS2键盘接口,PS2鼠标接口,Ethernet接口,内部时钟,PIC接口,浮点算术协处理器,VGA接口,PS/2键盘/鼠标接口,D/A接口,A/D接口,LCD接口,LED接口,USB控制器,UARTFIFO,并行接口,图象或语音采样接口,立体声输出接口,通用I/O口,应用系统,SOPC,Xilinx的SOPC的典型设计流程（图1.3）整个SOPC的设计是通过软件和硬件的协同设计完成的。重点考虑的问题如何选择SOPC芯片如何对SOPC的设计进行验证如何对SOPC的设计提供板级支持包,1.3HDL硬件描述语言,HDL是硬件设计人员和EDA工具之间的界面，其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。,1.3.1概念,汇编、C、Pascal等不适合作硬件描述CAD工具到EDA工具的进化出现HDL语言美国国防部VHDL,VHDL/VERILOG.程序,硬件描述语言综合器SYNTHESIZER,电路网表文件,用HDL语言建立的数字模型称为“软核”（SoftCore）,用HDL语言建模和综合后生成的网表称为“固核”（HardCore）,可重复利用缩短开发时间,HDL语言逐渐取代原理图设计电路的原因：HDL语言能够在表达电路功能的同时隐藏具体实现细节；HDL语言和仿真工具在将设计错误的数目减少到最低限方面起到了重要作用；使用HDL语言描述将验证各种设计方案变成一件比较容易的事情，修改HDL程序比修改原理图要方便得多。,1.HDL语言特点HDL语言既包含一些高层设计语言的结构形式，同时也兼顾描述硬件线路连接的具体构件；HDL语言是并发的，即具有在同一时刻执行多任务的能力；HDL语言有时序的概念；通过使用结构级或行为级描述可以在不同的抽象层次描述设计。,1.3.2HDL语言特点和比较,HDL语言采用自顶向下的数字电路设计方法，主要包括3个领域、5个抽象层次，如表所示。,2.Verilog和VHD