QuartusII教程(完整版)

使用Quartus II 21创建项目22原理图输入53文本编辑(verilog)154波形模拟16使用Quartus II这里，首先向读者演示使用Quartus II软件作为最简单实例的整个过程。进入WINDOWS XP后，双击Quartus II图标，如图1.1所示。图1.1 Quartus II管理器1.1工程创建使用新专案精灵，您可以为专案指定工作目录、命名专案以及命名顶层设计图元。您还可以指定要在项目中使用的设计文件、其他源文件、用户库和EDA工具、目标设备系列和设备(也可以让Quartus II软件自动选择设备)。建立专案的步骤如下：(1)如图1.2所示，从“File(文件)”菜单下选择“New Project Wizard(新建项目向导)”。图1.2创建项目屏幕(2)输入工作目录和项目名称，如图1.3所示。您可以直接选择Finish，以下设置过程可以在设计过程中完成。图1.3项目目录和名称(3)您可以将现有设计文档添加到项目中，并直接选择可以添加到设计过程中的Next，如图1.4所示。图1.4添加设计文档(4)如图1.5所示，选择设计设备。图1.5选择设备(5)选择第三方EDA合成、模拟和计时分析工具，如图1.6所示。图1.6选择EDA工具(6)项目创建完成，并显示项目摘要，如图1.7所示。图1.7项目摘要1.2原理图输入原理图输入的操作步骤如下：(1)从“文件”菜单中选择“新建”以创建新的示意图/原理图文件，如图1.8所示如所示。图1.8新原理图文件(2)在图1.9的空白处，双击屏幕，如图1.10所示。(3)在图1.10的“Symbol Name(系统名称)”输入编辑框中输入dff，然后单击Ok按钮。确认光标上附着了选定的符号，转至适当的位置(请参见图1.11)，然后单击鼠标左键将其固定。(4)要将input、not和output放入图中，请重复步骤(2)、(3)符号，如图1.11所示；在图1.11中，将光标移动到右侧input的右侧，单击鼠标左键，然后移动到d触发器的左侧，可以看到input和d触发器之间生成了一条线。图1.9空白图形编辑器图1.10组件符号选择屏幕图1.11放置所有元件符号的屏幕(5)连接DFF和output以完成所有连接的重复(4)方法线路电路如图1.12所示。(6)在图1.12中，双击input_name使衬里变暗，然后键入将输入信号命名为clk，并使用相同的方法将输出信号定义为q。如图1.13所示。(7)在图1.13中，单击“save(保存)”按钮以使用默认的try1文件名保存。文件后缀为BDF。图1.12连接完成后的屏幕图1.13所有连接线完成画面(8)在图1.8中，单击编译器快捷按钮，编译完成后弹出菜单报告错误和警告的数量，并生成编译报告，如图1.14所示。图1.14完成编译后的屏幕(9)要指定设备，请选择Assignments菜单下的Device选项。屏幕窗帘如图1.15所示。图1.15设备设置(10)如图1.15所示完成选择后，单击“OK(确定)”按钮返回到操作环境(11)根据硬件接口设计绑定芯片针脚。选择“Assignments”菜单下的Pins选项；(12)双击相应接点后的位置空框，以从下拉菜单中进行选择选择要绑定的脚，如图1.16所示。图1.16针脚规格(13)完成附图1.16中的所有针脚分配，并使用未使用的引数将脚部设置为as input tri-stated、assignments-device-device and pin optionsunused pins，然后重新编译项目。(14)适合目标版本的下载(此处认为实验版安装正确，示例有关安装方法，请参阅实验板详细说明)按钮后，屏幕显示为图1.17。图1.18自适应下载界面(15)选择“Hardware Setup(硬件设置)”，如图1.19所示。图1.19下载硬件设置(16)在图1.19中，选择“添加硬件ByteBlasteMV or ByteBlaster II”，如图1.20所示。图1.20添加下载硬件(17)如图1.21所示，可以根据需要将各种硬件添加到硬件列表中，也可以双击选择列表中所需的硬件，使其显示在当前选择的硬件栏中。图1.21选择当前下载硬件(18)选择下载模式。此实验版可以下载两种配置方式：AS模式对配置芯片，并保持电源中断，而JTGA模式下载FPGA，断电后丢失FPGA信息，则需要每次重新配置电源，如图1.22所示。图1.22选择下载模式(19)选择下载文件和设备JTAG模式使用后缀为sof的文本片段，AS模式使用后缀为POF的文件选择所需操作，如图1.23、图1.24所示。如果使用AS模式，请在Assignments菜单下设置设备，选择图1.25中的Device Pin Options，然后选择图1.26、选择使用的配置芯片、编译、图1.23 JTAG下载模式图1.24 AS下载模式图1.25设备选项图1.25选择配置芯片(20)单击Start按钮开始下载。1.3文本编辑(verilog)本部分简要介绍如何使用Quartus II软件编辑文本。“文本编辑”(verilog)中的操作如下：(1)创建project2项目，如下图所示。图1.26创建项目project2(2)在软件主窗口中，单击“File(文件)”菜单，然后单击“New options(图1.27新Verilog HDL文件(3)单击“OK(确定)”进入文本编辑区域，如图1.28所示显示已完成的d触发器的示例。图1.28编辑完成屏幕(4) V文件名必须与模块面同名，并将dff1.v文件设定为顶级文字主题，Project-Set as Top-level Entity(5)编辑完成后的步骤与完成原理图编辑的步骤相同，请参见第1.1节相关内容。(6)使用v文件生成原理图模块。在v文件编辑界面中file-creat/update-creat symbol files for curement file。1.4波形模拟以下以1.2节中的project2为例，说明了使用Quartus II软件附带的模拟器进行波形模拟的步骤。(1)打开project2项目，然后创建新的波形仿真文件，如图1.29所示。图1.29新矢量波形文件(2)在已发布波形文件的左列中单击鼠标右键，然后从弹出菜单中选择“Insert Node or Bus(插入节点或总线)”，如图1.30所示。图1.29添加矢量波形文件节点(3)在出现的图1.30中，选择“Node Finder(节点查找器)”，将打开“Node Finder(节点查找器)”对话框，在此模拟输出针信号，因此在Filter中选择“Pins:all图1.30添加节点工具箱图1.31节点查找器对话框(4)在图1.31的左列中，选择要模拟的端口。通过中键添加到右列，然后单击OK将端口添加到波形文件，如图1.32所示。图1.32添加模拟节点后的波形图(5)在图1.32中，选择波形，通过左侧设置工具栏提供所需值，设置完成此处的波形，然后如图1.33所示进行保存。图1.33此处波形的波形文件设置(6)设定为功能模拟：assignment-timing analysis se