数字逻辑与工程设计刘真-13321chp4-1

第四章同步时序电路SynchronousSequentialCircuit,第一讲时序电路与时序机,数字逻辑,本章内容,上章：组合逻辑电路(Combinationallogic)本章：同步时序电路(Synchronouslogic)时序电路基本概念；同步时序电路的分析和设计方法；同步时序电路实例；下章：异步时序电路(Asynchronouslogic),数字逻辑,时序电路基本概念,4.1.1时序电路的结构和特点4.1.2时序机的概念4.1.3时序机表达方式：状态表和状态图4.2时序电路中存储元件：触发器,数字逻辑,4.1.1时序电路的结构和特点,一、两类数字电路比较组合电路结构模型：,特点：电路输出只与当前的输入值有关，而与以前输入无关。,数字逻辑,一、两类数字电路比较时序电路,数字逻辑,结构模型：由组合电路和存储元件组成。,输出函数,激励函数,状态变量,激励变量,/次态函数,/次态,/现态,特点：输出与当前输入有关，还与当时的状态有关。即：输出不仅与当前输入有关，还与以前输入有关。状态：用来表示时序电路的过去属性。,时序电路特点,数字逻辑,一个时序电路例子:同步串行加法器,数字逻辑,求：A3A2A1A0+B3B2B1B0=1011+1110-,0,1,1,0,0,1,0,1,0,1,1,二、时序电路的分类,1按工作方式：同步时序电路：有统一的时钟脉冲，只有在时钟脉冲到来时，电路的状态才发生改变，且每一时钟脉冲只能使电路状态改变一次。异步时序电路：没有统一的时钟脉冲，输入的变化直接引起电路状态的变化，且每次输入变化可能引起电路状态改变多次。2按输入信号形式：脉冲型：输入是脉冲的有无。电平型：输入是电平的高低。,数字逻辑,三、时序电路的表达方法,组合电路真值表时序电路时序机的状态图和状态表什么时序机？描述时序电路的抽象数学模型。什么是状态图(状态表)？直观地表达时序机输入和状态转换关系的图解(表格)。,数字逻辑,4.1.2时序机,定义：是一个能用下列五个参量来表征的系统，M(I,O,Q,N,Z)I时序机的输入集O时序机的输出集Q时序机的内部状态集N时序机的次态函数：与输入I和现态Q有关(IQQ)Z时序机的输出函数,数字逻辑,两类典型的时序机,按时序机的输出函数Z的映射关系分为两种情况：(1)若输出函数Z：IQO，称Mealy机。(2)若输出函数Z：QO，称Moore机。,数字逻辑,4.1.3时序机的状态表和状态图1.Mealy机的状态表（图）,表达两种关系：输入及现态与输出的关系；输入引起的状态转换关系；,Mealy机状态表的一般形式,数字逻辑,Mealy机状态图,表示标记：圆圈状态；箭头状态转换；箭头旁标输入和输出；表示了两种关系：在现态qi和当前输入Ij下，电路输出为Zk；在现态qi和当前输入Ij下，在触发转换后电路状态变为qi+1；,数字逻辑,例1的状态图（表）,状态表状态图,I=0,1;Q=00,01,10,11,按顺序记为q0,q1,q2,q3；当x1时，状态Q：q0q3q2q1q0输出Z：01100,数字逻辑,Mealy机的两点注意,状态表(图)中没有标出CP脉冲，而实际上电路状态的转移是在时钟脉冲到来后才发生的。Mealy机中，当输入变化时，先有输出变化，再有状态变化。,数字逻辑,2.Moore机的状态表（图）,状态表,表示标记：圆圈状态和现态对应的输出；箭头状态转换；箭头旁标输入；表示了两种关系：在现态qi下，电路输出为Zk；在现态qi和当前输入Ij下，在触发转换后电路状态变为qi+1；,状态图,数字逻辑,例2的状态图（表）,状态表状态图,I=0,1;Q=00,01,10,11,按顺序记为q0,q1,q2,q3；当x1时，状态Q：q0q3q2q1q0输出Z：01000,数字逻辑,Moore机的一点注意,先有状态转换，再有新的输出。,数字逻辑,3.完全定义机和不完全定义机,在组合电路中，如果一个布尔函数的真值表的所有输出都是确定的，则此函数称为完全确定的布尔函数。在时序电路中，如果一个时序机的状态表的所有输出/次态都是确定的，则此时序机称为完全定义机，否则，称不完全定义机。出现不完全定义机有两种情况：由于不可能出现某种输入如：RS触发器，不允许同时出现置0和置1。输入完全定义机在进行状态赋值时，可能出现不完全定义机。例如：模3加/减1计数器。,数字逻辑,【例3】不完全定义机,原始状态表,例：模3二进制增1减1计数器输入：增减1选择；状态：计数值输出：是否到达某状态(q2),二进制编码状态表,数字逻辑,4.1.4存储元件触发器,只讨论触发器的外部特性，利用时序机的表达方法分析其功能，了解其在时序电路中的工作原理，供后面设计时序电路时正确选用。一）基本RS触发器1）电路构成和逻辑符号,数字逻辑,2)基本RS触发器逻辑功能,次态真值表,状态表,状态图,次态方程：,激励表,数字逻辑,二）同步RS触发器,状态表,电路构成,逻辑符号,数字逻辑,三）JK触发器,为克服同步RS触发器输入不能同时为1的缺点，将同步RS触发器加上两根反馈线，就构成了JK触发器。,电路构成,逻辑符号,数字逻辑,JK触发器逻辑功能,状态表,次态方程：,激励表,数字逻辑,四）T触发器（计数触发器）,1)结构和符号,