第8章 输入输出方法及常用的接口电路.ppt

第8章输入/输出方法及常用的接口电路,8.1I/O接口的概念与功能8.2基本的输入/输出方法8.38255A并行接口电路8.4可编程的定时器/计数器8253/82548.5串行通信及串行通信接口8251A习题与思考题,（）,接口电路按功能可分为两类：使微处理器正常工作所需要的辅助电路：时钟信号或中断请求等；输入/输出接口电路：CPU与外部设备信息的传送（接收、发送）。最常用的外部设备：如键盘、显示装置、打印机、磁盘机等都是通过输入/输出接口和总线相连的，完成检测和控制的仪表装置也属于外部设备之列，也是通过接口电路和主机相连。,8.1I/O接口的概念与功能(P346)8.1.1概述介于主机和外设之间的缓冲电路称为I/O接口电路(Interface)，如图8.1所示。对于主机，接口提供了外部设备的工作状态及数据；对于外部设备，接口电路记忆了主机下达给外设的命令和数据，从而使主机与外设之间相互协调一致地工作。,图8.1主机通过接口与外设相连,8.1.2基本I/O接口输入接口电路最基本的功能是三态缓冲，即通过一组三态缓冲器保证任意时刻仅允许被CPU选中的设备经由接口与CPU通信；输出电路最基本的功能是锁存数据，保证外设能够正确接收到信息。1基本输入接口三态门电路是起缓冲和隔离作用的。只有当CPU选中此接口即三态门选通时，才允许选定的输入设备将数据送至系统数据总线，而其他没有选中的输入设备，此时相应的接口三态门“关闭”，从而达到与数据总线隔离的目的。,2基本输出接口对于输出设备，由于CPU输出的数据仅在输出指令周期中的短暂时间呈现在数据总线上，故需在接口电路中设置数据锁存器，暂时锁存CPU送至外设的数据，以便使工作速度慢的外设有足够的时间准备接收数据及进行相应的数据处理，从而解决了主机“快”和外设“慢”之间的矛盾。接口电路起了协调主机和外设间数据传送速度不配的矛盾。,因此，从对输入输出数据进行缓冲、隔离、锁存的要求出发，外设经接口与总线相连，其连接方法必须遵循“输入要三态，输出要锁存”。,8.1.3I/O接口的其他功能1对信号的形式和数据格式进行交换与匹配CPU只能处理数字信号，信号的电平一般在0+5V之间，而且提供的功率很小。而外部设备的信号形式是多种多样的，有数字量、模拟量(电压、电流、频率、相位)、开关量等。所以，在输入输出时，必须将信号转变为适合对方需要的形式。如将电压信号变为电流信号，弱电信号变为强电信号，数字信号变为模拟信号，并行数据变为串行数据。,2提供信息相互交换的应答联络信号计算机执行指令时所完成的各种操作都是在规定的时钟信号下完成的，并有一定的时序。而外部设备也有自己的定时与逻辑控制，通常与CPU的时序是不相同的。外设接口和CPU间联络信号有：外设接口就需将外设的工作状态(如“忙”、“就绪”、“中断请求”)等信号及时通知CPU；CPU根据外设的工作状态经接口发出各种控制信号、命令及传递数据；缓存外设送给CPU的信息，以实现CPU与外设间信息符合时序的要求，并协调地工作。,3根据寻址信息选择相应的外设一个计算机系统往往有多种外部设备，而CPU在某一时段只能与一台外设交换信息，故I/O接口的功能：通过接口的地址译码对外设进行寻址，以选定所需的外设，只有选中的设备才能与CPU交换信息。当同时有多个外设需要与CPU交换数据时，也需要通过外设接口来安排其优先顺序。,8.1.4I/O端口的分类与接口电路的基本结构一、分类：根据所传送信息的不同，I/O端口可分为三类：数据端口、状态端口和控制端口。1数据端口数据端口用于存放CPU与外设间传送的数据信息，包括由键盘、磁盘、扫描仪输入设备及过程通道读入的信息和CPU输出至打印机、显示器、绘图仪等输出设备及过程通道的信息。,2状态端口状态端口用于暂存反映外部设备工作状态的信息。输入时，CPU应检测外设欲输入的信息是否准备就绪，如果已准备好，则CPU可以读入信息，否则CPU等待“就绪”信号的出现后再读入；输出时，CPU应检测外设是否已处于准备接收状态，即外设为“空”状态，若是“空”状态，则CPU输出数据至外设。若外设处于“忙”状态，则CPU不能向外设输出信息。这种“空”、“忙”、“就绪”均为状态信息。,3控制端口控制端口用于存放CPU对外设或接口的控制信息，控制外设或接口的工作方式。,图8.2通用I/O接口电路的基本结构框图,二、接口电路的基本结构图8.2所示为一个通用I/O接口电路的基本结构框图。,通用I/O接口电路通常制作在一块中、大规模或超大规模集成电路芯片上，常称为I/O接口电路芯片，简称接口芯片。除了三种端口电路之外，还包括以下3部分：(1)地址译码电路：根据从CPU来的地址信息，由片选信号是否有效判定CPU是否选中本接口芯片，再由芯片片内地址线经此地址译码电路选中片内的某个端口，以实现CPU与此端口传输信息。(2)控制逻辑电路：用于产生接口的内部控制信号和对外控制信号，以实现处理器和外设间相互协调的读/写(输入/输出)操作。,(3)数据缓冲电路：接口电路输入/输出的数据、控制及状态信息都是通过此缓冲电路传送的，它和系统的数据总线相连，能起隔离、缓冲作用。并不是所有接口都具备上述全部功能的。接口需要哪些功能取决于I/O设备的特点，有的还需要专用的I/O接口电路。,转至8255,8.38255A并行接口电路（P352）8255A是Intel公司生产的一种通用可编程并行I/O接口电路(NMOS)芯片，又称“可编程外围接口PPI(ProgrammablePeripheralInterface)”。80X86系统中常采用8255A作为键盘、扬声器、打印机等外设的接口电路芯片。以后推出的82C55A芯片是工业标准的CHMOSI/O接口芯片，其功能内部结构与8255A一样，引脚功能完全兼容。,8.3.18255A的内部结构及功能8255A的引脚功能DIP封装，共40个引脚。1.连接系统总线的主要引脚D0D7：数据线，双向，连CPU数据总线；RESET：复位输入，接系统总线的RESET；:片选控制输入，接译码器；:读命令输入，接CPU的RD或IOR；:写命令输入，接CPU的WR或IOW；A0，A1：片内端口地址输入，可选4个片内端口。接AB的任2位。,单一+5V电源，全部输入输出均与TTL电平兼容。三个输入输出端口(端口A、端口B、端口C)。每个端口都可通过编程设定为输入端口或输出端口;8255A内部结构框图与引脚排列如图8.7所示，它由以下四部分组成:,图8.78255A内部结构框图与引脚排列（p353）,1三个并行输入/输出端口(端口A、端口B、端口C)8255A有A、B、C三个并行输入/输出端口(简称为A口、B口、C口)，其功能全部由程序设定，但每个端口都有自己的功能特点。A口：独立的8位I/O口，它的内部有对数据输入/输出的锁存功能。B口：独立的8位I/O口，仅对输出数据的锁存功能。C口：独立的8位I/O口；C口即可作为8位I/O端口使用,也可以看作是两个独立的4位I/O口。仅对输出数据进行锁存。,表8.18255A端口功能,A口、B口通常作为独立的I/O端口使用但当A口、B口作为应答式的I/O口使用时，C口分别用来为A口、B口提供应答控制线。此时C口分为A组C口(或称上C口)、B组C口(或称下C口)，规定分别用来作为A口和B口的应答控制线使用。各端口的功能如表8.1所示。,2读/写控制逻辑读/写控制逻辑的功能用于管理数据、控制字或状态字的传送。它接收来自CPU的地址信息及一些控制信号，然后向A组、B组控制电路发送命令，控制端口数据的传送方向。其控制信号有：片选，输入信号，低电平有效。当，允许8255A与CPU交换信息。信号通常由端口地址线(16位地址号取自A15A2，8位地址号取自A7A2)译码产生。,读信号，低电平有效。当=0时，允许CPU从8255A端口中读取数据或外设状态信息。写信号，低电平有效。当=0时，允许CPU将数据、控制字写入到8255A中。RESET复位信号，高电平有效。它清除8255A所有控制寄存器内容，并将各端口都置成输入方式。这样做的目的是防止损坏连接在端口线上的电路。因为如果端口被初始化为输出状态，则端口有可能向设备的输入端发送数据，造成冲突，从而损坏设备或端口。,A1、A08255A片内端口寻址地址线。它们与、及信号相配合用作选择端口及内部控制寄存器的地址信息，并控制信息传送的方向。CPUA0地址线一般为低电平，保证端口都是偶地址，数据在D0D7总线上传输。8255A端口、控制寄存器的寻址及控制的操作功能如表8.2所示。,表8.28255A端口选择及操作功能表（P354）,表8.28255A端口选择及操作功能表,3A组和B组控制电路作用：接收来自CPU的读/写控制部分的信号和CPU送入的控制字，然后分别决定各端口的功能。A组控制电路控制端口A和C的高4位(PC7PC4)；B组控制电路控制端口B和C的低4位(PC3PC0)。根据控制字对端口C的某位实现“置0”或“置1”的操作。,4数据总线缓冲器作用：与系统的数据总线直接相连，作为一个双向三态的8位缓冲器，实现在CPU和8255A间传送信息。,8.3.28255A的工作方式及控制字8255A有三种工作方式，而且对端口C各位又可进行按位操作，这些都是由CPU输出到8255A的控制字来实现的。8255A有三种工作方式，用户可以通过编程来设置。方式0：简单输入/输出-查询方式；A,B,C三个端口均可。方式1：选通输入/输出-中断方式；A,B两个端口均可。方式2：双向输入/输出-中断方式。只有A端口才有。,18255A的操作模式1)方式0方式0是一种无需应答的基本输入/输出方式。端口A、B、C均可以工作在方式0。【典型的例子】是以开关或计数器状态作为输入信号，以发光二极管(LED)作为显示输出。如果端口A和端口B都被初始化为方式0，则端口C可以作为一个8位的端口，也可以分成两个4位端口(高4位和低4位)来分别设置输入/输出模式。需要指出的是，端口C作为输入/输出端口使用时，只能工作于方式0。,2)方式1:中断应答式工作方式1分为:输入和输出两种情况：(1)方式1输入。方式1输入时，端口与CPU、外设的连接如图8.8所示，其操作过程的时序见图8.8。,图8.8方式1输入时的连接方式,图8.8方式1输入操作时序图,应答联络线的功能如下：选通输入。用来表示外设的输入信号已准备好，将外设输入的数据送入8255A的输入缓冲器。IBF：输入缓冲器满。作为STB的回答信号。INTR：中断请求信号。INTR=1的条件是且IBF=1且INTE=1。INTE：中断允许。对A口来讲，是由PC3置位来实现，对B口来讲，则是由PC0置位来实现。,时序图中有3条控制线:、IBF和INTR，它们的作用如下：选通信号，低电平有效。外设给8255A的信号，用来表示外设输入数据已准备好。此信号规定用端口C的PC4位(对端口A)和PC2位(对端口B)。当PC4(或PC2)变低电平时，外设已将数据放置在PA0PA7(PB0PB7)数据线上。当INTR由低变高时，数据锁存入端口。若端口允许中断(INTE有效)，则使INTR变高电平，8255A可利用此信号向CPU发出中断请求。,IBF输入数据满信号，高电平有效。这是8255A向外设发出的响应信号(ACK)。当IBF有效时，表示数据已锁存到端口的数据输入寄存器中。此信号规定使用端口C的PC5(对端口A)和PC1(对端口B)引脚。当CPU从8255A读取数据后，利用的上升沿使IBF复位成低电平。IBF低电平是8255A用来向外设表明此端口原输入数据已被CPU取走，外设可输入新的数据。,INTR中断请求信号，高电平有效。当有效,数据锁存入8255A后，IBF变有效.在由低变高的时刻，若8255A片内中断允许信号INTE高电平有效，则8255A的PC3(或PC0)即INTR变高电平有效，向CPU发出中断请求。CPU响应中断后，在中断服务程序中CPU执行到从8255A端口读取数据指令时，产生有效信号，它一方面将8255A锁存的数据读入到CPU中并延迟一段时间撤消向CPU申请中断的信号INTR，使其无效。另一方面利用信号的上升沿使IBF复位。,8255A片内有一个中断允许触发器INTE:当其为“0”状态(INTE=0)时，表示禁止中断，当其为“1”状态(INTR=1)时，表示允许中断。其置“0”与置“1”均是通过对PC4(A组)PC2(B组)进行位操作来实现的。在方式1中，对PC4(或PC2)的位操作只影响INTE触发器的状态，而不影响PC4(或PC2)引脚的电平状态。在方式1输入时，C口多余的两条线(PC6、PC7)归入A组，它可以作为方式0的输入/输出线或作为位操作用。其工作状态及初始化编程与A口无关。,(2)方式1输出。方式1输出时，每个口与CPU及外设的连接如图8.10所示，其操作过程的时序见图8.11。,图8.10方式1输出连接图,时序图中有3条控制线:、和INTR，它们的作用如下：输出缓冲器满信号，低电平有效。是8255A输出给外设的一个控制信号。当其有效时，表示CPU已将数据输出至8255A此端口，外设可以到此端口取数。响应信号，低电平有效。这是外设从端口中取得数据后，发回给8255A的响应信号。有效时表明外设已取走数据。8255A收到此回答信号后，一方面利用此信号下降沿使变高电平，通知外设，8255A没有新的输出数据。又利用上升沿使INTR变高电平，向CPU申请中断，要求CPU向8255A发出下一个输出数据。,INTR中断请求信号，高电平有效。如果该口允许中断(INTE=1)，而且、均为高电平，则经PC3(A口)或PC0(B口)引脚发出此中断请求信号。在方式1输出时，INTE控制线的功能与方式1输入时相同。它由对PC6(A组)和PC2(B组)进行位操作来实现，并且对PC6或PC2的位操作只影响INTE的状态，不影响PC6或PC2引脚的电平状态。,图8.11所示的起始状态为：外设已从8255A数据输出锁存器中取走了数据，从而为高电平，表示数据输出锁存器已空。此时，INTR高电平有效，已向CPU申请中断，希望CPU再输出下一个数据。CPU响应中断后，在中断服务中，安排一条输出指令(低电平有效)，将新的数据输出存入8225A数据输出锁存器中。,利用信号的低电平使INTR变为低电平，撤消中断请求，同时利用信号上升沿使为低电平，向外设表明8255A中有新的输出数据，外设可以到端口取数。而外设通常利用作为选通信号，从端口中取走数据并送入外设。同时利用低电平将置成高电平，表明输出寄存器已空。又利用上升沿使INTR变高电平再向CPU申请中断，要求CPU输出下一次的数据。方式1输出时的PC4和PC5归入A组，可作为方式0的输入/输出线或作为位操作用。,图8.11方式1输出操作时序图,3)方式2方式2仅允许A口使用，此方式是方式1情况下A口输入/输出的结合。方式2时A口内部构成原理如图8.12所示。此时C口的控制线、IBF的意义同方式1。同时，INTE1(中断允许触发器1)由PC6的置位/复位操作来控制，而INTE2(中断允许触发器2)则由PC4的置位/复位操作来控制，并且PC6和PC4的置位/复位操作只分别影响INTE1和INTE2的状态，不影响PC6及PC4引脚的电平状态。,图8.12方式2时A口结构原理框图,8255A的控制字,28255A的控制字8255A有两个控制字，一个是工作方式控制字，另一个是对端口C的置位/复位控制字。1)工作方式控制字端口A：可工作在方式0、1、2三种方式；端口B：可工作在方式0和1两种；端口C：只能工作在方式0。8255A工作方式控制字的格式如图8.14所示。,图8.148255A工作方式控制字的格式,D7：用于区分8255A的两种控制字。当D7=1时，为工作方式控制字；当D7=0时，为对端口C的置位/复位控制字。只要CPU对8255A送入方式控制字，就可以决定A口、B口、C口的工作方式及相应的操作功能。这种对可编程序接口电路送入控制字，从而设定接口功能的程序，称为“接口(功能)初始化程序”。,(P359)【例1】系统要求8255A各个端口工作在如下方式:A口方式0，输入端口；B口方式0，输出端口；C口高4位为输出口，低4位为输入口。分析：,1,0,0,1,0,0,1,0,工作方式控制字：91H，设8255A控制寄存器的地址号为D6H，则其初始化程序如下：MOVAL，91H；CPU将控制字81H经AL输出OUT0D6H，AL；送至8255A控制寄存器中当8255A控制寄存器为16位地址号(如：0376H)时，CPU对8255A输出控制字，应采用寄存器间接寻址的输出指令。如控制寄存器地址号为0376H时，初始化程序如下：MOVDX，0376H；控制寄存器地址号存入DX中MOVAL，91H；控制字经AL送控制寄存器OUTDX,AL,【例2】某系统要求使用8255A的A口方式0输入，B口方式0输出，C口高4位方式0输出，C口低4位方式0输入。解：则控制字为：10010001B即91H初始化程序为：MOVAL，91HOUTCTRL_PORT，AL,2)置位/复位控制字置位/复位控制字格式如图8.15所示。(P360)对C口某位的置位/复位控制字主要用于：指定C口某位输出高电平还是低电平，作为输出的控制信号。控制字的D0位用于区分是置1还是置0操作，但究竟对C口的哪一位按位操作，则由控制字中的D1、D2、D3位决定。【例】用于控制开关的通(置1)/断(置0)，继电器的吸合/释放、电机的启/停控制等。,图8.158255A端口C置位/复位控制字格式,【例】若对C口PC7位实现置0操作时：此时控制字为00001110B(0EH)，故对PC7位置0操作的程序为：MOVAL,0EH；置PC7=0的控制字OUT0D6H,AL；控制字送8255A控制寄存器对PC7位置1的程序为：MOVAL,0001111BOUT0D6H,AL同理，当地址号为16位时，应采用间接寻址的输出指令。,【例2】A口方式2，要求发两个中断允许，即PC4和PC6均需置位。B口方式1要求使PC2置位来开放中断。解：A口方式2，输出；B口方式1输出；8255工作方式控制字：11000100B=0C4HC口的置位/复位控制字:PC4置位:00001001B=09HPC6置位:00001101B-0DHPC2置位:00000101B=05H,初始化程序可补充完整如下：MOVAL，0C4HOUTCTRL_PORT，AL；设置工作方式MOVAL，09HOUTCTRL_PORT，AL；PC4置位，A口输入允许中断MOVAL，ODHOUTCTRL_PORT，AL；PC6置位，A口输出允许中断MOVAL，05HOUTCTRL_PORT，AL；PC2置位；B口输出允许中断,38255A综合应用举例,【例】有如下接口原理图。若8255A的A口地址为70H，B口地址为71H，C口地址为72H，控制端口地址为73H。要求编写出从输入机连续输入30个数据并存入以BUFF1开始的存储器单元中，再由打印机打出该30个数据的汇编源程序。,分析：A口：输入方式1，地址为70HB口：输出方式1，地址为71H，C口：方法0，地址为72H，工作方式控制字：10110100，控制端口地址为73H。程序功能分析：输入30个数据：外设A口BUFF1开始的存储器单元；输出30个数据：BUFF1开始的存储器单元B口打印机打出30个数据。,汇编程序：BUFF1DB30DUP(?)MOVAL,10110100BOUT73H,AL；完成工作方式控制字输入MOVDI,OFFSETBUFF1MOVCX，30LOP1:INAL,72HTESTAL,00100000BJZLOP1；检测输入缓冲器满信号IBF=1？，；即PC5口INAL,70H；取A口的8位数MOVDI，AL；将输入数据依次送到BUFF1中INCDILOOPLOP1,MOVDI,OFFSETBUFF1MOVCX,30LOP2:MOVAL,DIOUT71H,ALLOP3:INAL,72HTESTAL,00000010B；检测输出缓冲器满信号;OBF=1？，即PC1口JZLOP3INCDILOOPLOP2.EXITEND,可编程定时器,8.4可编程的定时器/计数器8253/8254（p376）8253/8254是Intel公司生产的通用的定时/计数器(Counter/timerCircuit，CTC)，它采用NMOS工艺，采用单一+5V电源供电，40条引脚的双列直式封装的芯片。定时器和计数器的原理本质上是相同的。当计数器计数的信号没有时间规律时，显然是计数功能，而如果计数的信号有时间规律，如时钟信号，则计数器就成为了定时器。可编程计数器/定时器8253/8254就是用软、硬件相结合的方法来实现定时和计数控制的。,PC/XT使用8253-5，PC/AT使用8254-2作为定时系统的核心芯片，两者的外形引脚及功能都兼容，仅最高频率有别：8253-5的最高频率为5MHz，8254-2的最高频率10MHz。还有8253(2MHz)、8254(8MHz)、8254-5(5MHz)和低功耗CHMOS工艺的82C54都是功能和引脚兼容芯片。下面主要以8253-5和8254-2芯片为例作一介绍。,8.4.18253的组成与功能8254是8253的增强型芯片，它具备8253的全部功能，凡是用8253的场合都可用8254代替，其源程序也相互通用。8253/8254在PC中，主要完成如下工作：(1)产生一个18.2Hz的时钟基本频率；(2)产生一个定时间隔，周期性刷新DRAM存储器系统；(3)为内部扬声器产生定时源，使扬声器能够发出需要的声音。图8.26所示为8253的内部结构及引脚图。,图8.268253内部结构框图及引脚图,8253由计数器、控制字寄存器、读写控制逻辑和总线缓冲器等四部分组成。,1三个独立的16位计数器8253有计数器0、计数器1和计数器2三个独立的计数通道。每个通道的内部结构完全相同，如图8.27所示。两个输入信号：时钟信号CLK和门控信号GATE。若CLK的频率由精确的时钟脉冲提供，则通道则为定时器使用；若CLK是由外部引入的输入脉冲，则就作为计数器使用。GATE是用于控制计数器启/停工作的外部信号。GATE=1时，允许减1计数器(CE)对CLK脉冲计数；GATE=0时，停止对CLK信号计数。输出信号OUT：可以用编程的方法来控制在计数/定时的时间段内，在此引脚输出所规定的波形信号。,图8.278253计数器内部逻辑框图（p377）,计数器0,计数器1,计数器2,2控制字寄存器作用：用来保存由CPU送来的控制字。每个计数器都有一个控制字寄存器，用于保存本计数器的控制信息；如：计数器的工作方式、计数制形式、输出波形方式和决定CPU应如何装入计数器初值等。注意：8253三个控制字寄存器只占用一个I/O端口地址号，可依据控制字中最高两位(SC1、SC0)来指明当前的控制字是属于哪个计数器的。控制字寄存器只能写入，不能读出。,3读/写逻辑读/写逻辑接收由CPU送入的读()、写()信号和地址信号(、A0、A1)，选择相应的寄存器，并确定数据传送方向是读出还是写入。,4数据总线缓冲器数据总线缓冲器是一个双向、三态8位缓冲器，用于将8253与系统数据总线(如D0D7)相连。数据总线缓冲器完成的信息传送功能有：CPU向8253写入的工作方式控制字；向计数器寄存器输入初值；从8253读出计数器的初值或当前值送CPU中。,8253共占用4个I/O端口地址号：当片内地址A1A0为00时选中计数器0，与信号有效相配合，CPU可向8253计数器0中的计数器寄存器(CR)写入计数初值；与有效相配合，CPU可从输出锁存器(OL)中读出当前计数值。当A1A0=01和10时则分别为选中计数器1和2的CR和OL的地址信息。当A1A0=11时，是选中芯片内的控制字寄存器，控制字中最高两位(SC1、SC0)来指明当前的控制字是属于哪个计数器的。8253各端口的地址分配与操作功能如表8.4所示。,表8.48253端口地址及操作功能,8253计数器在投入工作之前，用户要对8253进行功能初始化编程：CPU用输出指令向控制字寄存器送控制字；用输出指令向16位计数器寄存器CR置计数/定时的初值即可启动计数器工作；启动后，CR中的初值就自动送入16位的计数单元(CE)，对输入时钟脉冲CLK进行减1计数。当CE中的内容减至零，即表示计数/定时到，在OUT端得到的是计数/定时时间段中的完整的输出波形信号。用户可利用此OUT端产生规定的输出波形，或利用此波形作为申请中断或查询信号之用。,串行通信接口8251A,8.6串