第六章时序逻辑电路

第6章时序逻辑电路,本章节主要内容,6.1时序逻辑电路概述6.2时序逻辑电路分析时序逻辑电路分析步骤寄存器、移位寄存器同步计时器异步计数器6.3时序逻辑电路设计时序逻辑电路设计步骤,总目录,总目录,6.1时序逻辑电路概述,数字电路按逻辑功能的不同特点，分为两大类，一类称为组合逻辑电路，简称组合电路。在第4章已经介绍。另一类称为时序逻辑电路，简称时序电路。时序逻辑电路任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态。,例如：拉线开关有记忆、而计算机的复位开关就没有记忆,若时序电路中所有触发器在同一时钟作用下使能,叫做同步时序电路,否则就是异步时序电路。,组合逻辑电路（第三章内容）无记忆,时序逻辑电路有记忆,任何一个时刻的输出，仅取决于当时的输入，而与电路以前的状态无关,任何一个时刻的输出，不仅与当时的输入有关，还与电路以前的状态有关,分析时序逻辑电路的一般步骤：,6.1时序逻辑电路的分析方法,1由逻辑图写出下列方程,时钟方程,输出方程,驱动方程,2将驱动方程代入相应触发器的特性方程，求状态方程,3根据状态方程和输出方程，设定初态,计算状态转换表，画出状态转换图、时序图（在异步电路中应注意使能条件）,4根据状态转换表或状态转换图，说明给定时序逻辑电路的逻辑功能,时序电路的结构特点时序电路包含组合电路和存储电路两个组成部分，而存储电路必不可少。存储电路的输出状态必须反馈到输入端，与输入信号一起共同决定组合电路的输出。,X(x1，x2，xi)输入信号Y(y1，y2，yj)输出信号Z(z1，z2，zk)存储电路的输入信号Q(q1，q2，qL)存储电路的输出信号,时序电路分类,按照存储单元状态变化的特点类同步时序电路，所有触发器的状态变化都是在同一时钟信号作用下同时发生的。异步时序电路，各触发器状态的变化不是同时发生，而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步时序电路和电平异步时序电路。按照输出信号的特点，时序电路可分为米里型（mealy）和摩尔型（moore）两种。,6.2时序逻辑电路分析,1.根据给定的逻辑电路图，写出每个触发器的驱动方程，时钟方程和电路的输出方程。2.求出电路的状态方程。把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。即电路的状态方程，并标出时钟条件。3.列出完整的状态转换真值表（包括检查电路能否自启动）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对n个触发器来说，应包括2n个状态）及输出，列出完整的状态转换真值表，简称状态转换表。4.确定时序电路的逻辑功能。,例:试分析下图所示时序逻辑电路的逻辑功能,J1=Q2Q3，K1=1J2=Q1，K2=Q1Q3J3=Q1Q2，K3=Q2,1、根据图可写出电路的驱动方程：,3、写出输出方程为：Y=Q2Q3,2、将驱动方程代入JK触发器的特征方程Q*=JQ+KQ中，得状态方程为：Q1*=Q2Q3Q1Q2*=Q1Q2+Q1Q3Q2Q3*=Q1Q2Q3+Q2Q3,J1=Q2Q3，K1=1J2=Q1，K2=Q1Q3J3=Q1Q2，K3=Q2,由于电路每一时刻的状态都和电路的历史情况有关的缘故,所以我们有必要将在一系列时钟信号操作下电路状态转换的全部过程找出来,则电路的逻辑功能便可一目了然。状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值：以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。,Q1*=000=11=1Q2*=00+000=0Q3*=000+00=0,Y=00=0,例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为Q3Q2Q1=000，代入其状态方程及输出方程，得：,又以Q3Q2Q1=001为初态，代入状态方程和输出方程得：,又以Q3Q2Q1=010为初态，代入状态方程和输出方程得：,又以Q3Q2Q1=010为初态，代入状态方程和输出方程得：,Y=0,Y=0,最后还要检查一下得到的状态转换表是否包含了电路所有可能出现的状态。结果发现，Q3Q2Q1的状态组合共有8种，而根据上述计算过程列出的转换表中只有7中状态，缺少Q3Q2Q1=111这个状态，将此状态代入到状态方程中计算得到Q*3Q*2Q*1=000，将这个计算结果补充到表中以后，才得到完整的状态转换表。,如此继续，依次得到100，101，110，000，又返回最初设定的初态，列出其状态转换表。,每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。若电路初态为111，代入方程得：Q3Q2Q1=000，Y=1,状态转换图：更形象表示时序电路的逻辑功能。,代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。,代表状态,时序图：在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。,例5-2：试分析下图所示时序逻辑电路,（2）写输出方程：本例除Q1、Q0外没有其他输出，无输出方程,解：该电路为同步时序逻辑电路，时钟方程可以不写,（1）写出驱动方程：,1,F1,F0,1,Q1,Q0,M,CP,（3）求状态方程（即各触发器的次态）,（4）状态转换表及状态图,00001,M,00110,01000,01100,11001,10100,10010,11100,Q1Q0,11,M=0时,M=1时,00,01,10,10,01,00,11,该电路是一个能自启动的可逆3进制计数器,11,00,01,10,10,01,00,11,M=0时,M=1时,（5）给定时序逻辑电路的逻辑功能,无效状态,无效状态,自启动,自启动,有效循环,有效循环,M=03进制加法计数器，能自启动,M=13进制减法计数器，能自启动,例5-2：试分析如图所示的时序逻辑电路,解：（1）写出驱动方程：,（2）写输出方程：,（3）求状态方程：,F2,F0,Q2,Q0,F1,Q1,1,C,CP,（4）状态转换表、状态转换图,10000010,000,/C,001,/0,010,/0,011,101,100,110,111,20010100,30100110,40111000,51001010,61011100,71101110,81110001,（5）时序图,/0,/0,/0,/0,/0,/1,（6）电路的功能,同步八进制（3位二进制）加法计数器,000,001,/0,010,/0,011,101,100,110,111,/0,/0,/0,/0,/1,进位信号,Q0对CP二分频,C对CP八分频,Q2对CP八分频,Q1对CP四分频,/0,思考,时钟的时针、分针、秒针之间的关系和计数器的关系,6.3时序逻辑电路设计,设计原则据给出的具体逻辑问题，设计时序电路图来完成这一逻辑功能。要求电路最简。最简标准：触发器和门电路数目最少，其输入端最少。,设计步骤1、逻辑抽象，得出状态转换图（表）分析因果关系，确定输入变量，输出变量确定电路的状态数定义逻辑状态含意，将电路状态之间的转换关系找出来2、状态化简：在状态转换图中有两个以上状态，它们输入相同，输出相同。转换到的次态也相同，则可称它们为等价状态。多个等价状态可合并为一个状态。状态化简的目标是建立最小的状态转换图。,设计步骤3、状态分配：确定触发器的数目n，取2n-1N2n，N为状态转换图中的有效状态，给电路的每个状态分配一个二进制代码，又称状态编码，编码方案以组合电路是否最简为标准。4、选定触发器类型，求出输出方程，状态方程（次态方程）和驱动方程。5、根据求出的输出方程和驱动方程画出逻辑电路图。6、检查设计的逻辑电路是否具有自启动能力。若不能自启动应采取措施解决。,例设计一个带进位输出端的十三进制计数器解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。C进位信号，C1为有进位输出，C0为无进位输出十三进制计数器应有13个状态：,由于23M原理：计数循环过程中设法跳过N-M个状态。具体方法：置零法置数法,用S0，S1，S2，SN表示输入0，1，2，N个计数脉冲CP时计数器的状态。N进制计数器的计数工作状态应为N个：S0，S1，S2，SN-1在输入第M个计数脉冲CP后，电路进入SM状态，通过控制电路，利用状态SM产生一个有效置0信号，送给异步置0端，使计数器立刻置0，即实现了N进制计数。,（1）利用异步置0法获得M进制计数器(对于有异步置零端的器件）,异步置0时状态SN出现的时间有多久？,时间极短（通常只有10ns左右），所以SM状态仅在极短的时间瞬时出现，在稳定的状态循环中不包括SM状态.,对于有同步置零输入端的计数器，由于置零输入端变为有效点评后计数器并不会立刻被置零，必须等下一个始终信号到达后，才能将计数器置零，因而应由SM-1状态译出同步置零信号，而且，SM-1状态包含在稳定状态的循环当中。,（2）利用同步置0法获得M进制计数器(对于有同步置零端的器件）,置数法采用置数法构成N进制计数器电路,必须具有预置数功能。其方法是:利用预置数功能端（给计数器重复置入某个数值，该数值即为人为设定的电路的初始状态）,使计数过程中,跳过(M-N)个状态,强行置入某一设置数,当下一个计数脉冲输入时,电路从该状态开始下一循环。,对于同步预置数的计数器，LD的信号应该从Si状态译出，待下一个CLK信号到来时，才将要置入的数据置入计数器中。稳定的状态循环中包含有Si状态。,对于异步预置数的计数器，LD的信号应该从Si+1状态译出，Si+1状态只在极短的瞬间出现，稳定的状态循环中不包含有这个状态。,例：将同步十进制的74160接成六进制计数器,异步置零法,该计数器兼有异步置零和同步预置数的功能，所以置零法和置数法都可采用。,异步置零法,（1）找到SM状态即为S6状态（对应Q3Q2Q1Q0为0110）（2）关键怎样由S6状态译出低电平信号送给端，将计数器置零。,置数法（a）置入0000,可以从计数循环中任何一个状态置入适当的数值而跳越个状态，得到进制计数器。,利用Q3Q2Q1Q00101状态译码产生的信号，下一个信号到达时置入0000状态，从而跳过0110-1001这个状态，得到六进制计数器。从图中可以看到，电路所取的个循环中没有1001状态（进位信号时有1001状态译码产生的），所以进位过程中没有输出信号，这时进位信号应由端引出。,置数法（b）置入1001,电路用0100状态译码产生LD=0的信号，下一CP信号到来时置入1001（入虚线所示），因而循环中包含了1001这个状态，每个计数循环都会在C端给出进位信号。,置零法,异步清0（74LS161）,同步清0（74LS163）,0001,0010,0011,0100,0110,0101,0111,1000,0000,1001,1010,异步清0，1010时瞬间的过渡状态，不包括在有效循环中,同步清0，1001状态包含在有效循环中,用74LS161、7SLS163（16进制）构成十进制计数器,注意区别,预置数法举例（将74160结成五进制，74160具有同步预置数端）,0001,0010,0011,0100,0000,0010,0011,0100,0101,0001,都是五进制，使用的有效状态不同,由于时同步预置数，所以0100包含在循环中,2、NM的计数器然后再采用置零或置数的方法,例：用74160接成29进制,例：用74160接成29进制,整体置零（异步）,整体置数（同步）,解：先用两片74LS161接成100进制（也叫模为100）的计数器。,例5-4用74LS161组成84进制计数器,&,再利用反馈清0或预置数法构成84进制（00-83）计数器。,虽然CP同时送到了个位和十位（同步），但只有个位计到1001时，TC=1，十位的T=1，在下一个CP的上升沿到来时，十位才加1计数，个位回到0000,10000011,试分析图题6.13所示的电路，画出它的状态图，说明它是几进制计数器。,74161是异步清零、同步置数，模16计数器。其中RD是异步清零端，LD是同步预置数控制端，两者均是低电平有效，D3、D2、D1、D0是预置数据输入端，EP和ET是计数使能端，计数时EP、ET均应置于高电平，RCO是进位输出端，CP是计数脉冲输入端。,图中，EP=ET=1，保证正常计数，RD=1说明清零无效，D3D2D1D0=Q3Q211，Q1控制LD。此电路工作过程如下：设0000为初始状态，则D3D2D1D0=0011，LD0，这意味着在第一个脉冲作用下，要置数，使Q3Q2Q1Q0=0011；当Q3Q2Q1Q0=0011时，则LD1，这意味着在第二个脉冲作用下，要计数，而置数无效，使Q3Q2Q1Q0=0100；就这样逐次分析各个状态，并画出对应的状态图如图解6.13所示。可见它是八进制计数器。,试分别用以下方法设计一个七进制计数器：（1）利用74163(十六进制计数器）的同步清零功能；（2）利用74161（十进制计数器）的同步置数功能。,（1）74163是16进制同步加法计数器，它的清零端RD为同步清零方式。所以要利用同步清零法来完成七进制计数器：由于七进制计数器的模数小于16，所以用一片74163即可。但要构成七进制计数器，应利用输出状态0110反馈清零。具体接法如图解6.17（b）所示。这一电路的输出也将在0000-0110之间循环，当出现0110时，与非门输出低电平，使RD为0，在下一个CP脉冲的作用下，才可清零，所以0110是一个有效状态。,（2）74161具有同步置数功能。设此计数器的初始状态是0010,若利用置数端反馈置数，应使D3D2D1D0=0010，并将反馈置数信号引至同步预置数控制端LD。由于是同步置数方式，所以，应利用输出状态1000反馈置数，这时的计数器在0010-1000七个状态之间循环，完成七进制计数功能，具体接法如图解6.17（c）所示。,试分别用以下方法设计一个82进制计数器：（1）利用74160（十进制）的异步清零功能；（2）利用74160的同步置数功能,由于82进制计数器的模数已超过10而小于100，所以可先将两片74160级联连成模100的计数器。级联采用同步方式。即将计数脉冲同时引至两片74160，而用低位片的进位输出端RCO去控制高位片的EP、ET。当低位片输出状态出现1001时，RCO输出高电平，送至高位片的EP、ET，在下一个计数脉冲的作用下，低位片输出状态由1001变为0000，同时高位片计一个数，实现逢十进一。（2）74160是一种8421BCD码十进制同步加法计数器。具有异步清零功能。74160的清零端低电平有效，所以反馈清零回路用与非门，以便在清零时提供低电平。利用74160的异步清零功能构成的82进制计数器如图所示。,个位,十位,0010,1000,（2）74160具有同步置数功能，并且低电平有效，若利用同步置数功能构成82进制计数器（初始状态为零），只要使两片74290的D3D2D1D0=0000，并将反馈置数信号引至同步预置数控制端LD。由于是同步置数方式，所以，应利用输出状态81反馈置零，才可完成82进制计数功能，具体接法如图所示。,0001,1000,对于两片的清零信号（置数信号）共用一个门电路，需要区分个位和十位。,对于两片的清零信号（置数信号）分别用各自的门电路给出有效的低电平信号。不用区分个位和十位。所以总的进制数为63=18进制。,六进制,三进制,下图是用74160（异步置零，同步置数十进制计数器）级联的电路，试分析是多少进制计数器。,四、移位寄存器型计数器1、环形计数器,N位移位寄存器组成的环形计数器只用了N个状态。,2、扭环形计数器,N位移位寄存器组成的扭环形计数器用了2N个状态。,三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。,N进制,M进制,*讨论：1.中规模集成计数器是一种应用非常广泛、灵活的集成电路。它的分类如下：不同类型的计数器是由型号区分的，我们可以根据集成计数器的型号来查询集成电路手册或相关书籍，便可获得集成计数器的名称、功能表、时序图、管脚排列图、电路参数等。由此即可了解本型号的计数器属于何种类型、它的具体功能、信号之间的时序关系、管脚排列等信息。在此基础上，便可以灵活地应用计数器了。,2.利用集成计数器可以构成任意进制的加法计数器。在设计过程中，要注意以下几个不同点：（1）模10计数器和模16计数器的不同点：若用模10计数器构成任意计数器：其输出状态是8421BCD码，如：“24”应表达为（0010，0100）。当计数器的模小于10时，用一片集成电路即可完成，当计数器的模大于10时，需用多片集成电路完成，多片集成电路之间的进位关系是逢十进一。,若用模16计数器构成任意计数器：其输出状态是自然二进制数码，如：“24”应表达为（11000）；当计数器的模小于16时，用一片集成电路即可完成，当计数器的模大于16时，需用多片集成电路完成，多片集成电路之间的进位关系是逢十六进一。,（2）清零端和预置端的不同点：清零端只可用来反馈清零，需将反馈清零信号反馈至清零端。预置端放在无效状态。这样构成的计数器初始状态一定是0000。预置端可以用来反馈置数，需将反馈置数信号反馈至预置数控制端，而预置数输入端放计数器的初始值。清零端放在无效状态。这样构成的计数器初始状态可以任意，当然包含0000。,（3）清零功能和预置功能是同步方式或异步方式的不同点：一般情况下：异步清零功能：构成M进制的计数器，即用状态M反馈清零。同步清零功能：构成M进制的计数器，要用状态M1反馈清零。异步预置功能：构成M进制的计数器，要用状态S+M反馈置数（S指计数器的初始状态对应的十进制数）。同步预置功能：构成M进制的计数器，要用状态(S+M)-1反馈置数。,3.利用集成计数器也可以构成任意进制的减法计数器。与加法不同的是：减法计数器的初始状态应为计数状态中的最大的数，如：构成七进制计数器，则初始状态可为0111，然后在计数脉冲作用下逐次递减（要用具有减法功能的计数器，并将其控制端放在减法的位置），完成一次循环时，可通过反馈置数使计数器回到初始状态。,某计数器的输出波形如图所示，试确定该计数器的模（上升沿触发）。,所以计数器的模为6（六进制计数器）,试分析图示电路是几进制计数器（74160十同步置数，异步清零十进制计数器）,状态图如图解所示。它是九进制计数器。,试分析图示电路是几进制计数器（74160十同步置数，异步清零十进制计数器）,0110,0000,60进制计数器,例6.3.1用74160组成48进制计数器。,先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。,解：因为N48，而74160为模10计数器，所以要用两片74160构成此计数器。,分析下图所示电路的逻辑功能，并画出状态转换图、状态转换表、时序图，并判断电路能否自启动(20分）,(5)电路功能（2分）由以上分析可知：该电路为能自启动的同步五进制加法计数器。对时钟脉冲计数。,时序电路结构特点：电路中一定有触发器。,时序电路逻辑功能特点：有记忆功能。,时序电路逻辑功能的描述方法：,时序图：适用于时序电路的调试、故障分析。,次态方程（注意使能条件特别是对于异步计数器）和输出方程：它是分析、设计时序电路所必需的描述方法。,状态转换表和状态转换图：非常直观地反映了时序电路工作的全过程和逻辑功能,常见的时序逻辑电路有：计数器、寄存器、顺序脉冲发生器等，他们都是在时钟脉冲作用下工作的,本章系统地介绍了时序电路的分析方法和设计方法，重点介绍了典型中规模计数器、寄存器、顺序脉冲发生器的功能和应用。,本章小结,5.6集成时序逻辑电路应用设计举例,主要要求:,根据工程技术和逻辑功能要求,正确合理选用,芯片,设计出系统电路。,了解设计步骤,一、设计步骤如下：(供参考),根据要求确定方案,进行必要的论证。,根据已确定方案选择器件,选择器件的种类、,型号要从功能、指标参数和价格等方面考虑。,画出逻辑图。,进行安装调试，具体问题具体处理，必要时可,修改原设计。,例试设计一个从1到99分频的可调分频电路。,解：,确定方案,根据命题对电路功能的要求，所选主要集成,逻辑器件应是计数器（分频器）。,本题应满足的最大分频能力是99,故采用两片,十进制计数芯片可以满足。分频倍数的设置,可由计数过程