ISP在线编程技术1.ppt

ISP设计简介,2004年9月,课程大纲,教学目的使学生能够对ISP在线编程技术有一个比较系统和全面的了解掌握用硬件描述的方法进行电路设计,提高电路设计水平和智能化产品的开发水平。了解ASIC和SOC的设计开发方法树立IP资源复用理念本课程的预修课程模拟电子电路数字电子电路数控技术微机接口及应用,课程大纲（续）,课程基本要求通过课堂教学及专题讨论等方式打下良好的理论基础通过实验教学，利用EDA工具现场操作，使学生能够理论联系实际，真正体会到实践成果的乐趣。采取上机考试的方式，真正体现学生的设计水平,课程大纲（续）,课程特点综合性：涉及电子、计算机、自动控制等诸多专业知识，综合性强，可包括微机原理及接口、模拟数字电路、数控技术等课程内容。实现用软件的方式进行硬件设计。基础性：可作为计算机、电工电子、自动控制等专业的基础平台课实践性：实验是本课程教学的重要环节,课程大纲（续）,课程特点综合性：涉及电子、计算机、自动控制等诸多专业知识，综合性强，可包括微机原理及接口、模拟数字电路、数控技术等课程内容。实现用软件的方式进行硬件设计。基础性：可作为计算机、电工电子、自动控制等专业的基础平台课实践性：实验是本课程教学的重要环节,课程大纲（续）,教材及参考书教材：VHDL程序设计（第2版）.曾繁泰等.清华大学出版社，2001.1参考书：CPLD技术及其应用.宋万杰等，西安电子科技大学出版社，1999.9可编程器件应用导论.曾繁泰等.清华大学出版社，2001.4VHDLforprogrammablelogic.KevinSkahill.Addison-Wesley，1995,课程大纲（续）,教材及参考书参考书：VHDL编程与仿真.王毅平等.人民邮电出版社，2000.7VHDL硬件描述语言与数字逻辑电路设计（修订版）.侯伯亨等.西安电子科技大学出版社，2000.5在线系统编程技术及其应用（第2版）.黄正瑾.东南大学出版社，2000.8,课程大纲（续）,教材及参考书参考网站：,第一章概述,本章重点：什么是VHDL语言？了解VHDL的发展历史了解ASIC（ApplicationSpecificIntegratedCircuit专用集成电路）设计流程了解ASIC设计与VHDL语言的关系作业：无,什么是VHDL语言？,VHSIC(VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguageVHDL是一种设计描述语言VHDL是一种设计文件语言VHDL是一种模拟语言是IEEE（电气和电子工程师协会）标准语言(IEEE1076&1164),为什么要用VHDL？,设计开发速度快允许工程师采用超过上万门的快速开发设计VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便支持模块化设计和层次化设计提供设计和仿真可以生成独立的器件，形成开发库、IP核，便于设计移植，缩短开发周期。可以采用多种开发工具进行设计和仿真,常用的EDA设计平台,常用支持VHDL的EDA设计平台的厂家CandenceMenteAlteraXinlinxSynopsys等硬件工作环境：高分彩显：17英寸以上，分辨率1024768或更高硬盘：10G以上内存：128M以上CPU：PIII、X86兼容CPU,VHDL的现状和发展,前提在HDL之前的语言如：汇编、C、PASCAL、FORTRAN等，这些语言需要不同的环境，只适合描述过程和算法，不适合描述硬件。CAD的出现是它的技术源头。硬件描述语言HDL的发展至今已有20多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期，VHDL和VerilogHDL语言适应了这种趋势的要求，先后成为IEEE标准。,VHDL的现状和发展,目前HDL发展状况目前，硬件描述语言可谓是百花齐放，有VHDL、Superlog、Verilog、SystemC、CynlibC+、CLevel等等。虽然各种语言各有所长，但业界对到底使用哪一种语言进行设计，却莫衷一是，难有定论。目前可取可行的策略和方式按传统方法，我们将硬件抽象级的模型类型分为以下五种：系统级（system）用语言提供的高级结构实现算法运行的模型；算法级（algorithm）用语言提供的高级结构实现算法运行的模型；,VHDL的现状和发展,RTL级（RegisterTransferLevel）描述数据在寄存器之间流动和如何处理、控制这些数据流动的模型。（以上三种都属于行为描述，只有RTL级才与逻辑电路有明确的对应关系。）门级（gate-level）描述逻辑门以及逻辑门之间的连接模型。（与逻辑电路有确切的连接关系。以上四种，数字系统设计工程师必须掌握。）开关级（switch-level）描述器件中三极管和存储节点以及它们之间连接的模型。（与具体的物理电路有对应关系，工艺库元件和宏部件设计人员必须掌握。）,可编程ASIC技术,ASIC：ApplicationSpecificIntegratedCircuit是指相对于通用集成电路而言的用户专用集成电路是指专门为某一应用领域或专门用户需要而设计、制造的电路，它可以将某些专用电路或电子系统设计在一个芯片上，构成单片集成系统,可编程ASIC技术（续）,按照设计方法可分为：全定制ASIC半定制ASIC可编程ASIC,可编程ASIC技术（续）,可编程ASIC器件：SPLD：简单可编程器件，如PAL、GAL。CPLD：复杂可编程器件。FPGA：现场可编程器件。,可编程ASIC技术（续）,CPLD特点：1、延时可预测；2、具有很宽的输入结构；3、具有ISP特性。缺点：功耗大。,可编程ASIC技术（续）,FPGA分类：（按照可编程特性）一次性可编程可重复编程特点：1、一次性可编程熔丝技术平时接通，加电时可熔断逆熔丝技术平时不接通，加电时可接通,可编程ASIC技术（续）,特点：2、可重复编程FPGA具有可重复编程，使用灵活的特点。SRAM(静态存储器)型开关由FLASHROM控制的开关元件,可编程ASIC技术（续）,FPGA与CPLD比较逻辑块之间的互连结构不同FPGA的互连是分布式的，其延时与系统布局有关CPLD的逻辑块互连是集总式的开关元件，其特点是等延时,可编程ASIC技术（续）,CPLD和FPGA结构比较,ASIC设计简要流程介绍,RTLDesign,FunctionalTestbench(Cyclebased),Functionalsimulation,LogicSynthesis/Optimization,FPGAPAR,Timingsimulation,Physicaltest,DFT(designfortest)Design/ATPG(AutoTestPatternGeneration),JTAGInsertion,Boundaryscan.,Synthesisconstraint,Netlist,Netlist/functionaltestbench/testbenchfromATPG,PARconstraint,Pinassignment,(FPGAFlow),Pre-LayoutSignoff,L