4 组合逻辑电路的分析和设计.ppt

4组合逻辑电路的分析和设计,4.8组合逻辑电路中的竞争与冒险,4.1概述,4.2门级组合逻辑电路的分析与设计,4.3编码器与译码器,4.4多路选择器和多路分配器,4.5加法器和比较器,4.6基于MSI逻辑电路的分析,4.7基于MSI逻辑电路的设计,4.1概述,数字电路可分为组合逻辑电路和时序逻辑电路两大部分。,1.组合逻辑电路,在任何时刻，逻辑电路的输出状态只取决于电路各输入状态的组合，而与电路原来的状态无关。,a.电路中就不包含记忆性元器件;,2.组合逻辑电路的主要特点,b.而且输出与输入之间没有反馈连线;,c.门电路是组合电路的基本单元。,d.输出与电路原来状态无关。,3.组合逻辑电路的方框图,A1、A2、An输入逻辑变量,L1、L2、Lm输出逻辑变量,图中：,Li=fi(A1、A2、An)i=(1、2、m),输出与输入之间的逻辑关系：,组合逻辑电路可以有多个输入端和多个输出端。,4.组合逻辑电路中的两类问题,(1)组合逻辑电路的分析,根据已知的逻辑电路图分析电路的逻辑功能。,(2)组合逻辑电路的设计,根据逻辑问题，得出满足要求的逻辑电路图或VHDL语言程序等设计结果。,4.2门级组合逻辑电路的分析与设计,4.2.1分析方法,门级组合逻辑电路的基本单元是各种基本门电路。,分析过程一般步骤：,a.根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。,b.根据输出函数表达式列出真值表。,c.用文字概括出电路的逻辑功能。,d.对原电路进行改进设计，寻找最佳方案(这一步不一定都要进行)。,例1分析图示电路的逻辑功能。,解(1)写出逻辑表达式,(2)变换逻辑函数,(3)根据函数表达式列真值表,(4)分析逻辑功能,输入变量A、B和C中有两个以上取值为1时，输出函数L=1；否则L=0。,三变量的多数表决器。,例2试分析下图所示逻辑电路的功能。,解（1）由图写表达式,上页,下页,返回,（2）列出真值表,（3）分析功能,本电路是自然二进制码至格雷码的转换电路。,例3分析图示组合电路的逻辑功能。,解(1)列出该电路的输出逻辑表达式,(2)列真值表,a.由表达式,当A=1与B=0时，F1=1。,当A=0与B=1时，F2=1。,(3)分析逻辑功能,可知：,b.综合考虑F1和F2的值，可推得电路的逻辑功能：,当AB时，F1F2=10；,当AB,AB,FAB3，则AB，FAB=1;,若A3B3，则AB=1；若A2B2，则FAB=1。,c.当A3=B3，A2=B2时，再比较A1,B1。,依次类推，直到最低位。,(3)输出逻辑表达式,3.位数值比较器CC14585,(1)CC14585的符号,IAB是级联输入端,A3A0、B3B0是输入端,YAB是输出端,(2)CC14585的功能表,(2)比较器输出逻辑表达式,比较器内部电路决定的优先级：,IAB最低。,若只比较两个4位二进制数，可令扩展端IAB=1。,2.比较器的扩展,用两片4位比较器扩展成为8位比较器,电路的连接方式称为级联方式，显然级数越多，比较速度越慢。,b.也可将8对输入端中任意两对Ai、Bi和Aj、Bj闲置不用。,若比较两个6位数的大小：,a.可将A7、A6、B7、B6全接高电平或低电平,4.6基于MSI组合逻辑电路的分析,基于MSI逻辑电路的分析是指以中规模集成器间为核心的逻辑电路的分析。,由于MSI器件的多样性和复杂性，前面介绍的门级电路的分析方法显然已无能为力。,4.6.1分析步骤,分析流程图,注意：,即使电路只有一个功能块，整体电路的逻辑功能也不一定是这个功能块原来的逻辑功能。,4.6.2分析举例,例1如图是由双4选1MUX74LS135与若干门组成的电路，试分析输出Z与输入X3、X2、X1和X0之间的逻辑关系。,解,(1)划分功能块,本题只划分一个功能块。,(2)分析功能块,注意：74LS153是一个双4选1的MUX，片子未被选中时输出逻辑电平是0，而非高阻态。,2个4选1的MUX组成一个8选1MUX。,X3=0,0,0,a.当X3=0时,1,Z=1,X3=1,0,b.当X3=1时,a.画出电路的功能框图,(3)分析整体电路逻辑功能,电路实现了检测8421BCD码的逻辑功能。,b.写出电路的功能表,例2图示电路由一片4位二进制超前进位全加器74LS283、比较器（可选CC14585）与七段显示译码电路74LS47及显示块LED组成的电路，试分析该电路的逻辑功能。,解(1)划分功能块,将电路分为三个功能块：,a.加法运算电路及比较器；,b.译码电路；,c.显示电路。,(2)分析各功能块的逻辑功能,a.74283是4位二进制加法器，输出F4F1是A3A0与B3B0的和。,当F4F3F2F10100时，L2=1。,设输入为A3A2A1A0，BCD码检测输出L1，四舍五入输出L2。,检测BCD码，输出是L1；,故将逻辑问题划分为二个功能块电路：,四舍五入，输出是L2。,功能框图,(2)设计功能块内部电路,a.分析设计要求可知，本题目二个功能块电路都是要比较两个4位二值数码的大小，故可以选用中规模4位数值比较器MC14585B。,将比较器的输出端YAB作为BCD码检测输出端L1；比较器的输出端YAB作为四舍五入输出端L2。,将A3A2A1A0接入两片MC14585B的输入端A3A2A1A0，另一组输入端B3B2B1B0分别接1001和0100；,(3)逻辑电路图,b.用中规模加法器实现,四舍五入电路,BCD码检测电路,c.试用MUX实现本题比较电路的逻辑功能。,例3A3A2A1A0、B3B2B1B0、C3C2C1C0和E3E2E1E0是待传送的4路数据，每路数据有4位。试设计利用D3D2D1D0数据总线分时传送各路数据的逻辑电路。,解(1)划分功能框图,根据题意，要求利用数据总线分时传送4路数据，因此可以通过四组三态门A、B、C、E将各路数据线接到数据总线上，再利用一个24线译码器的译码输出，分别控制四组三态门的选通信号，即可达到分时传送的要求。,功能块电路框图,(2)设计功能块内部电路,由于各组三态门功能块内部需要4路三态门对应4位数据，因此三态门可选用74LS125(4三态门芯片)，译码电路选择双24线译码器74LS139。,电路的功能表,(3)画电路图,(4)验证设计,74LS125的逻辑功能：,输出Y为高阻状态；,使能端,输出等于输入，Y=A；,使能端,由于、，当，X1X0由0011变化时，分别选通、和对应的三态门。,当时，74LS125-A导通，将数据A3A2A1A0送到数据总线D3D2D1D0上。同样，、和分别为低电平时，可将相应的一组数据送到数据总线上，实现分时传送数据的功能。,4.8组合逻辑电路中的竞争与冒险,前面讨论组合逻辑电路的工作时，都是在输入输出处于稳定的状态下进行的。,实际上，由于电路的延迟，使逻辑电路在信号变化的瞬间可能出现错误的逻辑输出，从而引起逻辑混乱。,由于竞争而使电路输出产生尖峰脉冲的现象叫做冒险现象，简称险象。,1.竞争与险象,在组合电路中，某一输入变量经不同途径传输后，到达电路中某一会合点的时间有先有后，这种现象称为竞争。,(1)竞争与冒险现象,(2)竞争与冒险现象说明,对于图示电路,b.如果考虑门的延迟，但忽略信号的前后沿。,其输出函数为,a.在理想情况，即不考虑门的信号延迟和信号的上下沿。,假定各门的延迟时间均为tpd,输入输出信号波形,在输出端产生了一种宽度很窄的脉冲，人们形象地称其为毛刺。,这种输出是由竞争所造成的错误输出。,门的延迟时间tpd越大，则输出出现的脉冲越宽。,输出出现的这种脉冲不是逻辑表达式所预期的，但在实际电路中是可能存在的。,竞争是经常发生的，但不一定都会产生毛刺。所以竞争不一定造成危害。但一旦出现了毛刺，若下级负载(特别是时序电路)对毛刺敏感，则毛刺将使负载电路发生误动作。,(3)冒险现象的类型,冒险现象分为静态险象和动态险象两种类型。,a.静态险象,在输入信号变化，按逻辑表达式输出不应有变化的情况下，实际上会在输出端产生一个“1”或“0”的窄脉冲，称之为静态险象。,静态险象按其产生的条件又可分为功能险象和逻辑险象。,功能冒险是由于多个输入变量同时变化引起的冒险。,(a)功能险象,功能冒险是由于变化的输入信号快慢不一致，因而导致了变化的输入信号之间的竞争。,功能冒险是罗辑函数的功能所固有的，它无法用改变设计的方法消除，只能通过控制输入信号的变化次序来避免。,(b)逻辑险象,仅由一个输入信号发生变化引起的冒险称为逻辑险象。,静态险象按其稳态输出是1还是0的不同，又可分静态1及0险象。,a)静态1险象,在输入信号变化前后，稳态的输出均为1，且在1的输出上出现一个负向窄脉冲(即输出为101)。这种险象称为静态1险象。,1险象(输出负脉冲)(B=C=1时）,b)静态0险象,在输入信号变化前后，稳态的输出均为0，且在0的输出上出现一个正向窄脉冲(即输出为010)。这种险象称为静态0险象。,0险象(输出正脉冲)(B=C=0时）,b.动态险象,在组合逻辑电路中，若输入信号变化前后的稳态输出均值不同，且在输出稳态之前输出要变化三次，期间经过暂时状态01或10(即输出出现1010或0101)。这种险象称之为动态险象。,4.8.2险象的识别和消除方法,1.险象的识别,(1)代数法,首先，找出具有竞争能力的变量；,然后逐次改变其它变量，若得到的表达式，为下列形式之一，则有险象存在。,解由函数可看出变量A和C具有竞争能力，且有,例1判断是否存在冒险现象。,由上可看出，当B=C=1时将产生1险象。,例2判断的冒险情况。,A变量,C变量,由上可看出，当B=C=0和A=B=0时将产生0险象。,解变量A、C具有竞争能力，冒险判别如下：,2.卡诺图法,如果两卡诺圈相切，而相切处又未被其它卡诺圈包围，则可能发生冒险现象。,判断的方法：,图上两卡诺圈相切，当输入变量ABC由111变为110时，F从一个卡诺圈进入另一个卡诺圈，若把圈外函数值视为0，则函数值可能按1-0-1变化，从而出现毛刺。,如图所示,2.险象的消除,(1)修改逻辑设计(增加冗余项),增加多余项BC即是在卡诺图上两卡诺圈相切处增加了一个BC圈。,若增加多余项BC，使,则当B=C=1时，F恒为1，所以消除了冒险。,(2)引入选通脉冲,由于险象仅发生在输入信号变化的瞬间，因此在这段时间内先将门封住，待电路进入稳态后，再加选通脉冲选取输出结果。即可消除现象。,该方法简单易行，但选通信号的作