《数字电子技术基础》第五版 阎石第4章 组合逻辑电路1.ppt

第4章组合逻辑电路,4.1概述4.2组合逻辑电路的分析方法和设计方法4.3常用组合逻辑电路4.4组合逻辑电路的竞争-冒险现象,4.1概述,一、组合逻辑电路定义数字电路分类：组合逻辑电路时序逻辑电路组合逻辑电路概念:任意时刻的输出仅取决于当时的输入信号，而与电路原来的状态无关。组合逻辑电路特点：电路结构上：只由逻辑门电路组成，没有记忆单元。功能上：只有从输入到输出的通路，没有从输出反馈到输入的回路。,二、逻辑功能的描述,4.2组合逻辑电路的分析与设计方法,4.2.1组合逻辑电路的分析方法,4.2.2组合逻辑电路的设计方法,4.2.1组合逻辑电路的分析方法,1、逐级标注。2、逐级写出表达式，最后得到以输入变量表示的输出函数表达式。用卡诺图或公式法化简。,3、列真值表。4、说明电路的逻辑功能。,一般步骤为,所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。,分析(电路功能),说明：,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,逐级写出,例1：,最简与或表达式,3,真值表,3,4,电路的逻辑功能,是一种3人表决电路：2人以上同意，表决就通过。,4,Y1,Y2,Y3,Y4,例2：,该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。,练习：分析下面电路功能并加以改进。,真值表,功能描述：,三变量判奇电路,电路改进：,解：,一、逻辑抽象分析因果关系，确定输入/输出变量定义逻辑状态的含意（赋值）列出真值表二、写出函数式三、选定器件类型四、根据所选器件：对逻辑式化简（用门）变换（用MSI）或进行相应的描述（PLD）五、画出逻辑电路图，或下载到PLD六、工艺设计,4.2.2组合逻辑电路的设计方法,例1：,设计一个监视交通信号灯状态的逻辑电路,1.抽象输入变量:红（R）、黄（A）、绿（G）输出变量：故障信号（Z）2.写出逻辑表达式,3.选用小规模SSI器件4.化简5.画出逻辑图,用门电路设计一个将8421BCD码转换为余3码的变换电路。现有门电路：非门、与非门、或门、异或门。解：分析题意，列真值表。该电路输入为8421BCD码，输出为余3码，因此它是一个四输入、四输出的码制变换电路。根据两种BCD码的编码关系，列出真值表。由于8421BCD码不会出现10101111这六种状态，因此把它视为无关项。,例2：,4.3若干常用组合逻辑电路,4.3.1编码器编码：将输入的每个高/低电平信号变成一个对应的二进制代码实现编码功能的逻辑电路，称为编码器。普通编码器优先编码器,生活中常用十进制数及文字、符号等表示事物。,数字电路只能以二进制信号工作。,一、普通编码器,特点：任何时刻只允许输入一个编码信号。例：3位二进制普通编码器,因为任何时刻I0I7当中只能有一个取值为1。即任何两个输入变量都是两两互斥的。因此可以化简成如下状态。,输入：八个信号I0I7（二值量）,输出：三位二进制代码Y2Y1Y0称八线三线编码器,二、优先编码器,特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。例：8线-3线优先编码器实例，74HC148（设I7优先权最高I0优先权最低）,低电平,附加输出信号的状态及含意,控制端扩展功能举例：,例：用两片8线-3线优先编码器16线-4线优先编码器其中，的优先权最高,思考：将该编码器也加入扩展端？,三、二-十进制优先编码器,将编成01101110的优先权最高，最低输入的低电平信号变成一个对应的十进制的编码74LS147,4.3.2译码器,译码：将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码器，二-十进制译码器，显示译码器等,一、二进制译码器例：3线8线译码器,真值表逻辑表达式：,用电路进行实现,用二极管与门阵列组成的3线8线译码器,集成译码器实例：74HC138,低电平输出,附加控制端,74HC138的功能表：,利用附加控制端进行扩展例：用74HC138（3线8线译码器）4线16线译码器,D3=1,D3=0,二、二十进制译码器,将输入BCD码的10个代码译成10个高、低电平的输出信号具有拒绝伪码的功能例：74HC42,三、用译码器设计组合逻辑电路,1.基本原理3位二进制译码器给出3变量的全部最小项;利用门电路将这些最小项适当地组合起来，就可以获得任何形式的3变量组合逻辑函数。同理：n位二进制译码器给出n变量的全部最小项;将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数,2.举例,例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：,四、显示译码器,1.七段字符显示器如：,2.BCD七段字符显示译码器（代码转换器）7448,真值表卡诺图,BCD七段显示译码器7448的逻辑图,7448的附加控制信号：（1）,灯测试输入,当时，YaYg全部置为1,7448的附加控制信号：（2）,灭零输入,当时，时，则灭灯,7448的附加控制信号：（3）,灭灯输入/灭零输出输入信号，称灭灯输入控制端：无论输入状态是什么，数码管熄灭输出信号，称灭零输出端：只有当输入，且灭零输入