模数电PPT数电全集

另一方面，逻辑门、数字电、一、逻辑门的分类被功能的特征区分，被逻辑功能区分，被电路结构区分，输入侧和输出侧使用晶体管的逻辑门。 由互补对称MOS管构成的逻辑门。 二、高电平和低电平的意思，高电平和低电平不是一定值，而是一定范围的电位值。 高电平信号是多少信号？低电平信号是多少信号？正逻辑：一般高电平为3.55V，低电平为00.3V的负逻辑：一般高电平为00.3V，低电平为3.55V，1，与门，Y=AB 与门：仅在输入全部为“1”时输出为“1”，否则为“0”，2，or门，Y=AB，真值表：真值表：3，not门，or门：只要输入为一个，输出为1，全0输出为0，非门：输入和输出为反，异或输出为1、异或逻辑、同或逻辑、喀嚓喀嚓喀嚓喀嚓喀嚓喀嚓喀嚓喀嚓喀嚓653 (1)OC门(Opencollectorgate )是开路集电极的栅极、oc作用1，通过对自身施加上拉电阻和电源，来驱动能力OD门是漏极开放的门，功能与OC门大致相同，(二)三状态输出门是具有三种状态的门，分别是高电平、低电平的高电阻状态。 另外，在EN=0时，Y=A，三态门处于工作状态，EN=1时，三态栅极输出呈现高电阻状态，也称为禁止状态。、高电阻状态：输入端子好像浮动，不影响后级，其状态取决于后级电路的状态。 另外，并行地构成一对参数对称一致的扩展NMOS管和PMOS管。 (3)CMOS传输门、工作原理、MOS管理的漏极和源极的结构对称，兼容，因此，CMOS传输门的输出端和输入端也兼容。 当C=0V、uI=0VDD时，VN、VP都断开，输出和输入之间显示出高电阻，相当于开关断开。 uI不能传送到输出侧，传送门关闭。 在C=VDD、uI=0VDD的情况下，VN、VP中的至少一个导通，输出和输入之间成为低电阻，相当于开关闭合。 uO=uI，据说传送门已经开通。 CMOS栅极根据TTL的主要特征，1、功耗极低，2、抗干扰能力强，3、电源电压范围宽，4、输出信号振幅大(UOHVDD，uol0v ) (对TTL栅极的低电平约0.3V )，5、输入阻抗高7、一般来说，TTL栅极比COMS栅极电平稍快，空闲输入端子的处理在TTTL电路输入端子浮置的情况下相当于输入高电平，CMOS电路的多输入端子不可浮置。 另外，CMOS电路的多输入端子和有用输入端子的并联连接仅适用于动作频率低的情况。或门和或门、与门、或门、或门、或门、或门、或门、或门、或门、或门、或门、或门、或门、或门、或门、或门的选择、1、动作频率请求(用于高低电平反转电平反转的输入电压要求，5，注意栅极电流和拉电流，数字，2，逻辑电路的组合，逻辑电路的组合是什么？ 它是建立了若干逻辑门电路，并组合以实现特定功能的电路。 特征：任意时刻的输出只依赖于该时刻的输入，与电路的原始状态无关。 分析下一个逻辑电路图实现的功能，一、基于电路图分析逻辑功能，基于图分析逻辑电路图的方法：第一步：结合逻辑电路图，第二步：逻辑公式，第三步：最简单的公式，第四步：真值表，第五步：确实的电路功能，注意： multisim的逻辑转换器二、根据主题要求设计了逻辑电路，例有火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误警报，警报系统试制了仅在其中2种或3种探头输出检测信号时才产生警报信号、产生警报信号的电路，并进行了非门设计。 设计方法：第一步骤：提出问题，第三步骤：逻辑公式，第四步骤：最简单的公式，第二步骤：真值表，第五步骤：逻辑电路，主题分析：1，探测器发出警报信号，两种可能的a，有火灾，高电平(逻辑1)B，没有火灾设计四个人的投票电路。 3人或3人以上同意的话，如果不通过就会被否决。 用nand门实现。 思考问题：电子数，三，编码器和解码器，解码器和编码器，(特定含义：规则，顺序)，二进制码，某个代码，解码，解码器，编码器，一，编码器的类型，二，二进制编码器，n位二进制数字，2n个也称为十进制编码器。 I0、为什么使用优先编码器？ 另外，优先级编码器(即，优先级编码器)可以同时输入多个编码信号，并且可以允许电路中仅编码并输出具有最高优先级的信号。 通常的编码器随时只能向一个输入端请求编码。 否则输出会混乱。二-十进制优先编码器CT74LS147，优先编码器测试，型号： 74LS148D，特征：8端子输入3端子输出，8线-3线优先编码器，7端子优先级最高，0端子优先级最低，真理表：EI栅极输入端子(低电平有效)，GS宽端子二进制解码器、将输入二进制代码翻译成对应的输出信号的电路。 4线-10线解码器，其将(1)3线-8线解码器CT74LS138的概要、(1)3线-8线解码器CT74LS138、BCD代码的10组代码翻译成与09个输出信号对应的电路、三、二-十进制解码器，四、数字显示器解码器，(一)数字显示器解码器的结构和功能是示意性的，三.七级显示器解码器，LE是锁存器控制端子，高电平锁存器，低电平传输数据，LT是灯测试端子，高电平BI为消隐功能端子，低电平各段不点亮，有消隐状态、数字、三、触发器、(4-36 )、概要、数字电路：组合逻辑电路和定时逻辑电路两种。 复合逻辑电路的基本单元是门电路。 时序逻辑电路的基本单元是触发器。 另一方面，触发器和栅极的区分栅极的某个时刻的输出信号完全依赖于该时刻的输入信号，没有存储功能。 触发具有存储功能，可以保持先前的信号而无需信号。 二、触发器的当前状态和下一当前状态Qn触发器接收到输入信号前的状态Qn 1触发器接收到输入信号后的状态，(4-37 )由于电路结构的不同，为1、基本触发器2、同步触发器3、边沿触发器RS触发器2、JK触发器3、d触发器4、t触发器5、t触发器、三、触发器分类触发器、基本触发器、同步触发器、边缘触发器、输入信号直接此外，通过控制栅输入输入信号，并且控制栅由时钟信号CP控制。 仅在时钟信号CP的上升沿或下降沿的定时接收输入信号。、1、基本RS触发器、2、s、r端子不能同时为0。 在s和r都是1的情况下，输出保持以前的状态，1，s是置位端子，l电平有效，输出是1R是复位端子，l电平有效，输出是0，RS触发器的特征：特性方程式：芯片型号： CC4044，基本电路测试，2，时钟控制R-S触发器特征： 1，时钟输入端子CP2，输出信号不仅与输入信号，也与时钟信号有关，在1，CP=1的情况下，s是置位端子，高电平有效，输出是复位端子，高电平有效，输出是0，2，s，r端子同时不是1，s和r 输出保持在以前的状态，特性方程式：1，边缘触发器逻辑功能分类1，JK触发器全部保持，集合1，集合0，具有反转功能的电路被称为JK型时钟触发器，CP下降沿(或上升沿)有效，特性74LS112DJK触发器测试电路，(4-43 )，逻辑符号，特性表，特性方程式，保持，具有反转功能的电路，即T=0保持状态，T=1时反转的电路，都被称为t触发器。3、t型触发器、CP下降沿(或上升沿)有效，(4-44 )、t型触发器的特性方程式：与JK触发器的特性方程式相比，JK触发器T触发器、JK触发器为t触发器CP下降沿(或上升沿)有效、特性方程式、2、d型触发器为组1、具有组0功能的电路都被称为d型时钟触发器，简称为d型触发器或d触发器。 芯片型号： 74LS74D，JK触发器D触发器，d触发器特性方程式，JK触发器的特性方程式，(4-48 )，d触发器T触发器，逻辑功能：在每次时钟到来时，信号反转，d触发器定义， 原理、应用、用于对输入计数脉冲(CP )的个数进行计数的电路，计数器内部由触发器构成的触发具有存储功能，一个触发单元是1位的二进制数、计数、定时和分频、分类、CP脉冲导入的方式：同步、 减法、循环计数器的计数容量：二进制、十进制、任意二进制计数器、相关概念、同步计数器和异步计数器的差异、同步计数器、差异：1、同步计数器的外部时钟端子连接，但没有同步计数器。 2、同步计数器在外部信号到来时触发器同时反转，异步计数器的触发器为串行连接。 工作频率低，3，异步计数器的输出状态的建立比CP慢一个传输时间，容易出现冲突风险，同步二进制计数器74LS161将计数器集成在一起，分析：1，0时，输出全部为0，2，1，0时，输入和输出相同，3，=。 计数功能(1)各引脚功能符号的意思：D0D3 :并行数据预设输入端子、Q0Q3 :数据输出端子、ET、EP :计数控制端子、CP :时钟脉冲输入端子(上箭头)、c :进位端子(进位输出高电平)、非同步清除控制端子(b ) 74LS161电路测试，4.10进制计数器同步十进制计数器74LS192综合计数器，逻辑符号，74LS192功能表， 各管脚功能符号的意思： D0D3 :并行数据输入端Q0Q3 :数据输出端CU :加法计数脉冲输入端CD :减法计数脉冲输入端RD :异步设置0端(高电平有效):设置数控制端(低电平有效)，加法计数时进位输出端(低电平有效)，减法计数时，进位输出端(低电平有效)，应用电路设计，74LS192实现100进制计数器，可以级联连接多个74ls192构成上位计数器。 例如，可以在两个74LS192中配置100进制计数器。 直接选择、应用电路设计，(1)，现有的计数器。 例如，要配置十进制计数器，请直接选择十进制异步计数器74LS192。 (2)通过用两个计数器连接，能够构成使模具成为两者的积的计数器。 例如，可以通过将模具6和模具10的计数器串联连接来构成模具60的计数器。(3)利用反馈法来变更原来的计数长度的方法，在计数器计数到某一数值时，将在电路中产生的设置脉冲或复位脉冲加到计数器的预设数控制端子或各触发器的清除端子中，使计数器处于开始状态任意二进制计数器的方法通常为三种：74ls160综合计数器(十进制同步计数器)，逻辑符号，74ls 160的功能表，管脚功能说明，D0D3 :并行数据输入端子Q0Q3 :数据输出端子EP， ET :计数控制端子c :进位输出端子CP :时钟输入端子：异步清零输入端子：同步并行分配控制端子74LS160反馈法示出了构成六进制计数器的例子，但例1 :由于是反馈集0法，因此n进制计数器例2 :直接清零法，计数器成为6时(状态6的出现时间极短)，Q2和Q1都为1，为零时，计数器立即返回零状态，开始新的周期。 电路设计，数字电气，电路设计，简易秒表设计，1，在时钟源产生1S的信号，2，能用数字代码管显示，最大值为59，具有时间休止功能，3，能用键清除上次的计数时间值，要求：简易秒表设计电路测试设定的三位代码锁，2，可以用数字代码管显示现在输入的密码，3，密码正确的情况下用LE