实验五 时序电路测试及研究

实验报告电子技术基础实验课程名称(数字部分)实验项目名称实验五时序电路的测试与研究08级专业电子信息科学与技术指的是教官顾平这个学生的名字叫谭鹏。学校编号080712110055科学学院实验时间：2010年5月27日一、实验目的1.掌握常用时序电路的设计、设计和测试方法；2.培养独立实验的技能。二。实验仪器和材料1.数字实验箱2.双踪示波器；3.几根电线4.集成块74LS73双j-k触发器X 274LS175触发器X 174LS10三输入三与非门X 174LS00双输入四与非门X 1三、实验原理时序逻辑电路可以利用触发器可以存储一位二进制存储功能的原理，通过添加正确的外围电路和不同的连接组合方法，形成具有不同功能的电路。常见的存储单元有d触发器由上升沿触发。J-K触发器是一个下降沿触发器，t触发器可以通过使用J-K触发器形成。t触发器：当J=K=1时，每个时钟脉冲触发器翻转一次。D触发器：Q=D，Q端的状态为D四.实验内容与分析1.异步二进制计数器(1)如图所示连接电线。(2)输入单个脉冲，测试并记录Q1Q4端子的状态和波形。状态表如下氯吡格雷Qa Qb Qc Qd0 x1 12 13 14 15 16 17 18 19 110 111 112 113 114 115 116 00 0 0 01 0 0 00 1 0 01 1 0 00 0 1 01 0 1 00 1 1 01 1 1 00 0 0 11 0 0 10 1 0 11 1 0 10 0 1 11 0 1 10 1 1 11 1 1 10 0 0 0波形图如下CPC1C2C3补体第四成份缺乏(3)尝试将异步二进制加法计数改为减法计数，参考加法计数器，并要求实验和记录状态表如下氯吡格雷Qa Qb Qc Qd0 x1 12 13 14 15 16 17 18 19 110 111 112 113 114 115 116 11 1 1 10 1 1 11 0 1 10 0 1 11 1 0 10 1 0 11 0 0 10 0 0 11 1 1 00 1 1 01 0 1 00 0 1 01 1 0 00 1 0 01 0 0 00 0 0 01 1 1 1波形图如下CPC1C2C3补体第四成份缺乏2.异步二进制加法计数器(1)如图5.4所示连接电线。四个输出端分别与发光二极管显示器相连，阴极保护端与连续脉冲或单脉冲相连。(2)在阴极保护端子上连接连续脉冲，观察阴极保护、质量保证、质量控制和QD的波形。波形如下CPC1C2C3补体第四成份缺乏3.自循环移位寄存器环形计数器。(1)如下图所示连接导线，设置为1000，用单脉冲计数，并记录每个触发器的状态。波形如下CPC1C2C3补体第四成份缺乏分析：从上图可以看出，电路实现了数据移位。此外，将其设置为1000是在周期内。改为连续脉冲计数，将其中一个状态为“0”的触发器设置为“1”，观察计数器是否能正常工作，并分析原因。CPC1C2C3补体第四成份缺乏分析：根据波形，计数器工作不正常。这是因为在这个计数器周期中，只有当存在并且只有一个位被设置为“1”时，才能进入有效的周期。然而，当有两个“1”时，它们不在有效周期中，因此它们不能工作。3.根据接线图，与非门使用74LS10三输入三与非门重复上述实验，并比较实验结果，总结自启动经验。波形如下CPC1C2C3补体第四成份缺乏经验：切换到74LS10后，电路仍能正常工作，并能自动启动。这暗示了设计时序电路的最后一步是检查电路是否能在几个有效周期后进入自启动状态。因为一些同步时序电路设计将具有不在周期内的无效状态，这些状态最初可能是无效状态，所以应该检查自启动能力。五、实验内容及分析时序逻辑电路的特征：时序逻辑电路是指任何时候的输出状态不仅与当时的输入信号状态有关，还与信号施加前的电路状态有关。在电路结构中，必须有一个具有记忆功能的记忆电路。任何时候的输出状态不仅与当时输入信号的状态有关，还与施加信号之前电路的状态有关。其结构特点是由两部分组成：存储电路和组合电路。时序电路的状态由存储电路记忆，因此触发器在时序逻辑电路中是必不可少的，而组合逻辑电路可能不在某些时序电路中。定时电路分为同步定时逻辑电