微机原理完整ppt课件

8086微处理器、微处理器的基本结构、8086微处理器的主要特性和内部结构、8086CPU的操作模式和针脚信号、8086的内存管理、8086的总线操作和计时、微处理器(Microprocessor)是集成计算机主要组件控制器、计算设备和寄存器组的大规模微处理器也称为中央处理器，是16位字符，是16位CPU，一次可以处理16位数据，例如英特尔8086 CPU。CPU是微型计算机的核心部件，其性能和特征基本上决定了微型计算机的性能。因此，了解CPU的配置结构、针脚功能、操作时序等是学习计算机原理和接口技术的基础，是计算机应用系统开发设计的基础。2.1微处理器的基本结构，第一，微处理器的方块图，各部分的功能：1。电脑的运算元件，可执行alu(静态逻辑)、算术逻辑装置、算术运算、逻辑运算和移位运算。2 .存储累加器、运算的专用寄存器、操作数和运算结果。3 .存储数据和地址的通用寄存器组。4 .反映执行命令时的状态标志信号，例如标志寄存器FR、舍入标志c、0标志z、符号标志s、奇偶标志p、溢出标志o等。5 .程序计数器program counter(PC)，也称为命令指针寄存器IP(InstructionPointer)，它指向要执行以下命令的存储设备的地址：弹出命令后，PC将自动添加1。6 .堆栈指针SP(StackPointer)，堆栈顶部在堆栈操作中的特定位置。7 .用于寻址时存储内存的地址更改寄存器，也可用于通用寄存器。8 .数据总线缓冲区DR，9，保存要从内存中读取或写入的数据或命令。地址总线缓冲区AR，存储命令的地址或操作数地址。10 .存储要从内存中获取的要执行的命令的命令寄存器IR。11 .命令解码器ID，确定在IR的命令解码过程中要执行的操作。12 .时序和控制逻辑，生成各种微操作控制信号，确定根据ID执行的操作，并发出该功能的控制信号。其次，程序执行流程的实例，7 10=？例如，说明程序的执行过程。1 .检查命令系统，编写程序：MOVAL，7；7 ALB 0 h 07 hadal，10；10 alal 04h 0 ahh lt；处理器暂停F4H，2 .装配源，3 .将机器代码放在内存中，4 .系统运行进程，(1)第一个命令(MOVAL，07H)，PC值(00H) ar，PC 1pc (PC=01h)，ar内容(00h) ab内存，存储选定的00H，CPU发出“内存读取”信号，(00h)=b 0 hdbdririd，(2) id解码命令，验证操作(07H)，执行命令。PC的值(01H) ar，PC 1pc (PC=02h)，ar的内容(01h) ab内存，对选定的01H存储设备进行解码，CPU发送“内存读取”信号(011)接收指令，(1)程序计数器PC通过地址缓冲区指示微处理外部地址总线，然后发送到存储器进行地址解码。(2)在CPU发送存储读取控制信号(PC-PC 1)的同时访问一个单元。(3)数百ns后外部数据总线上命令的第一个字节，即通过CPU内部数据缓冲区内部总线命令寄存器显示的操作码。(4)对于多字节命令，控制部件也发出信号，将命令2字节或3字节分别保存到1字节、PCPC 1。2 .指令解码，3 .通过指令解码需要操作数时，CPU将提供操作数地址并再次访问内存。5 .储存运算结果。微处理器继续重复此过程，然后逐个执行命令。4 .指令执行、2.28086微处理器的主要特性和内部结构、2.2.18086的主要特性、8086微处理器是美国Intel公司于1978年推出的高性能16位微处理器。8086CPU采用高速性能HMOS工艺制造，包含29000多个晶体管，封装在由单个5V电源组成的标准40针双列直插式塑料管中。，1，数据线：16位，主要特征是：2，地址行：20位。其中，低16位与数据总线重复使用。3，内存空间：20位地址行可以直接寻址1MB存储空间。4，端口地址：16位端口地址行可以寻址64K个I/o端口。5，寻址方式：7种基本寻址方式提供灵活的操作数访问方式。6，命令系统：除执行数据传输、算术运算、逻辑运算、控制传输和处理器控制功能的99个基本命令系统外，内部还提供了字符串处理命令电路，用于处理多种数据类型，如位、字节、字节字符串、字符串、压缩和未压缩BCD代码。7，时钟频率：8086标准时钟速度为5MHZ，8086-2时钟速度为8MHZ。8，中断功能：允许内部软件中断和外部硬件中断处理，最多256个中断源。9，操作模式：支持单处理器、多处理器系统操作。10，兼容性：在源程序级别与8080，8085兼容。2.2.28086的功能结构，从功能结构来看，第2部分，1 .执行部件执行单元(EU)，2 .总线接口部件业务接口单元(BIU)、I、可执行部件EU、1。欧盟功能：执行命令。解码指令，使用内部寄存器和ALU处理数据。2 .结构配置，4个通用寄存器AX、BX、CX、DX。4个专用寄存器：标志寄存器FR。算术逻辑单元ALU。基数指针寄存器BP，堆栈指针寄存器SP，源地址寄存器SI，目标地址更改寄存器DI。3.8086CPU的欧盟特性，4个通用寄存器AX、BX、CX、DX可以用作16位寄存器，也可以分别用作2个8位寄存器。ax，也称为累加器，使用AX实现命令系统中的许多命令。fr共16个字符。其中不使用7个字符。也就是说，根据功能的不同，它与以下两种类型的标志相同：状态标志(6个)、控制标志(3个)、表2.18086CPU标志位情况、名称、符号、符号标志、SF、功能和计算结果的最高位。当数据显示为补充代码时，负数的最高位为1，因此符号标志指示运行操作后的结果是正数还是负数。0旗标、ZF、目前计算结果为零，且目前计算结果非零。同位旗标、PF、计算结果中1的数目为偶数、进位旗标、CF、执行加法运算以舍入最高位元，或执行减法运算以产生最高位元。循环指示也是此旗标、次要舍入旗标、AF、加法运算减法运算中，如果第三位上升到第四位时有借款人的话。辅助舍入标志通常用作BCD代码操作中确定是否调整小数的基准。溢出标志，OF，如果操作生成溢出，溢出是控制溢出、方向标志、DF和字符串操作命令的标志，如果溢出字节操作的结果在128到127的范围之外，或者单词操作的结果在32768到32767的范围之外。DF=0，在字符串操作过程中，地址继续增加价值。DF=1，如果地址在字符串操作过程中持续损坏，则显示中断标志，IF，控制屏蔽中断的标志。如果If=0，则CPU不响应屏蔽中断请求。IF=1，CPU可以按可屏蔽中断请求、跟踪标志、TF、CPU的跟踪执行指令(例如，通过执行以下两个计数的加法来确定每个标志位的状态)。执行上述操作后，每个状态标志位的状态必须为：cf=0、pf=0、af=0、ZF=0、SF=0、of=0、示例2:执行加法操作。每个状态标志位的状态必须为：cf=1、pf=1、af=0、ZF=0、SF=1、of=0、示例3:执行加法操作。在上述附加操作后，每个状态标志的状态必须为：cf=0，pf=0，af=0，ZF=0，SF=1，of=1，2，负责总线接口组件BIU、存储、I/o接口电路和信息传输。1 .BIU的功能：2 .BIU的配置、(1)四段地址寄存器、cs16位段寄存器、ds16位数据段寄存器、es16位附加段寄存器、ss16位堆寄存器、(2)IP16位命令指针，(3)20位地址加法器，16位内部寄存器提供的信息通过地址加法器生成20位地址信息。例如，如果指令的物理地址=cs16ip，CS=1000H，IP=3050H，则PA=10000H 3050H=13050H，(4) 6字节指令队列将与指令并行工作，因此在一个指令执行过程中，请删除以下一个或多个命令以执行指令、3、BIU和欧盟并行操作、2.38086CPU的操作模式和针脚信号、2.3.18086CPU的两种操作模式、8086可以在最小模式和最大模式下运行，具体取决于不同的应用程序环境。1 .最小模式，系统只有8086个微处理器，所有总线控制信号由8086生成，系统的总线控制信号最小化。2 .中型或大型8086系统使用的最大模式。除了基本微处理器外，8086还使用其他微处理器工作。8087:数值运算的鼻子处理器。8089:输入/输出(I/O)协处理器，2.3.28086CPU的针脚信号，1。最小模式针脚信号，双向，3状态。在一个总线周期的第一个时钟周期中，AD15到AD0传输地址信号，并在另一个时钟周期中用作数据总线。(1)地址/数据总线ad15至ad0，(2)地址/状态信号线A19/S6至A16/S3，输出，3状态。在一个总线周期的T1处输出地址信号的最大4位，在另一个时钟周期处输出状态信号S6S3。(1)S6为低时，8086连接到当前总线，(2) S5=if。3 .S4、S3的组合包括当前使用的段代码寄存器、S4、S3、语义、0，0，1，0，1、ES附加段使用中、SS堆段使用中、当前CS使用中或未使用中的寄存器、当前DS数据段使用中、同样，4个针信号也在外部，(3) BHA/S7高度8位数据总线允许/状态行，输出，3状态。总线周期的T1到BHS信号，指示来自高8位数据线D15到D8的数据有效。S7状态信号在其他总线周期，8086中未定义S7。BHA和A0组合控制CPU和存储之间的数据传输格式。BH，A0，数据传输格式，高、低字节(AD0到AD15)，奇数地址的高字节(AD8到AD15)，偶数地址的低字节(AD0到上面的1-3是地址、数据总线信号，下面是针脚的控制信号。(4)MN/MX最大/最小模式控制信号。输出、3状态、行级有效。(5)RD读取信号、(6)M/IO内存/I/o控制信号、输出、3状态。(7)WR写入信号、输出、3状态、低级有效。(8)允许地址锁定信号，输出，高有效。每个总线循环的T1都有效。(9)就绪信号，输入，高有效。如果CPU访问存储或外围设备，则READY有效，这表示存储或外围设备已准备好传递数据。(10)INTR屏蔽中断请求信号、输入、有效，即当外围设备向CPU发出中断请求时，如果FR中的IF=1，则CPU在当前命令后响应。(11)INTA中断响应信号，(12)NMI非屏蔽中断请求信号，(13)RESET系统重置信号，重置和重新启动后的第一个命令地址FFF0H。(14)DT/R数据收发控制信号、输出、三态、数据总线驱动器的数据传输方向控制。(15)DEN数据接受信号、输出、3状态、低有效、CPU外部数据收发器控制。(16)HOLD总线保持请求信号，输入，保持高有效性，表示其他总线主控程序申请对总线的控制。(17)HLDA总线保持响应信号、输出和高效率，这意味着CPU响应HOLD信号以启用总线控制。(18)TEST测试信号、输入、低级别有效，并与WAIT命令一起工作。(19)CLK系统时钟输入信号，最大时钟频率5MHZ，占空比1/3。(20)GND和VCC电源针脚，VCC: 5直流电源。2 .最大模式下的针脚信号，最大模式下只有24-31针脚信号不同于最小模式，如表2-6所示。表2-6两种模式下8086的24到31针信号，针号最小模式最大模式，24526272823031，ale，dt/，m，HLD ahold，qs1qs2，rq/gt 1rr这两个信号的组合提供了8086内部命令队列的状态，从而可以在外部跟踪该操作。QS1和QS0编码及其队列状态见表2-7。表2-7QS1和QS0编码和队列状态、QS1QS0队列状态、0011，0101、空作业删除指令的第一个字节队列已出队的字节是指令的后续字节、(2)2、1和0总线周期状态信号、输出、3状态。由这三种状态信号组成的编码指示当前总线周期是什么样的操作周期，如表2-8所示。表2-82，1和0编码总线周期，中断响应信号读取I/o端口写入I/o端口写入I/o端口暂停命令读取存储写入手动状态，01010101，000111，001111，总线周期，8086在最大模式下运行时，连接总线控制器(如英特尔8288)8288使用上述状态信息生成最大模式的内存和I/O控制信号。(3)总线阻塞信号、输出、3状态、低级有效。如果此信号低级有效，则系统中的其他总线主控无法拥有总线。此信号由前缀命令LOCK有效，并一直保持到LOCK前缀后面的某个命令执行为止。此外，在8086的两个中断响应脉冲之间，为了防止其他总线主节点在中断响应期间占用总线，信号会自动切换到有效级别，从而可能中断整个中断响应过程。(4)和总线请求/允许的信号，双向。这两个信号可以从除CPU之外